คำตอบเผยแพร่แล้ว20 แหล่งที่มา
Kirin 2026 ของ Huawei ชี้ว่า 3D Logic ไม่จำเป็นต้องร้อนขึ้นเสมอไป แต่โจทย์ความร้อนยังไม่จบ
Huawei ระบุว่า Kirin 2026 มีความหนาแน่นทรานซิสเตอร์เพิ่มราว 55% ขณะที่การทดสอบที่ประสิทธิภาพเท่ากันพบการใช้พลังงานลดลง 66% ใน NPU, 58% ใน GPU และ 41% ใน CPU performance core. สำหรับ NPU ที่ 29 TOPS บริษัทระบุว่าสามารถลดความถี่สัญญาณนาฬิกาได้ 63% ลดแรงดันจาก 0.85 V เหลือ 0.55 V และลดความหนาแน่นกำลังไฟได้ราว 73%.
เผยแพร่โดยแก้ไขด้วย GPT-5.6 Terraรูปภาพสร้างด้วย GPT Image 2
คำตอบการวิจัย
ประเด็นสำคัญ
- Huawei ระบุว่า Kirin 2026 มีความหนาแน่นทรานซิสเตอร์เพิ่มราว 55% ขณะที่การทดสอบที่ประสิทธิภาพเท่ากันพบการใช้พลังงานลดลง 66% ใน NPU, 58% ใน GPU และ 41% ใน CPU performance core.
- สำหรับ NPU ที่ 29 TOPS บริษัทระบุว่าสามารถลดความถี่สัญญาณนาฬิกาได้ 63% ลดแรงดันจาก 0.85 V เหลือ 0.55 V และลดความหนาแน่นกำลังไฟได้ราว 73%.
- DSP คือข้อยกเว้นสำคัญ: กำลังไฟรวมลดลง 25% แต่ความหนาแน่นกำลังไฟเพิ่ม 24% จึงย้ำว่ากินไฟน้อยลงไม่ได้หมายความว่าปัญหาความร้อนเฉพาะจุดจะน้อยลงโดยอัตโนมัติ.
AI พรอมต์
openai.comCreate a landscape editorial hero image for this Studio Global article: How does He Tingbo’s September 2026 ChinaXiv paper on shipping-path Huawei Kirin 2026 silicon use measured results to support the Tau (τ) Sc. Article summary: The paper’s central empirical claim is not that stacking automatically cools logic, but that, in this implementation, folding reduced enough wiring and clock-distribution energy to more than offset higher device density.. Topic tags: general, academic, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, char
ข้อเสนอหลักจากบทความของเหอ ถิงปัว ไม่ใช่ว่าโครงสร้างชิปแบบวางซ้อนในแนวตั้งจะ “เย็น” ได้เอง แต่คือสถาปัตยกรรม LogicFolding อาจลดระยะทางเดินสัญญาณและภาระของระบบกระจายสัญญาณนาฬิกาได้มากพอ จนชิปที่หนาแน่นกว่าใช้พลังงานต่ำลงเมื่อทำงานเท่าเดิม
ข้อมูลที่เปิดเผยเป็นผลวัดของ Huawei ในเอกสาร preprint ไม่ใช่การรับรองสมรรถนะความร้อนโดยหน่วยงานอิสระ ดังนั้นจึงเป็นหลักฐานเชิงบวกต่อแนวคิด τ (tau) Scaling แต่ยังไม่ใช่บทสรุปว่าปัญหาความร้อนของ 3D logic ถูกแก้แล้ว 1
4
ตัวเลขสำคัญ: หนาแน่นขึ้น แต่กำลังไฟลดลง
Huawei เปรียบเทียบ Kirin 2026 กับชิปรุ่นก่อนที่ใช้โครงสร้างแบบ planar หรือวางวงจรบนระนาบเดียว โดยระบุว่าความหนาแน่นทรานซิสเตอร์เพิ่มจากประมาณ 155 ล้านตัว เป็น 238 ล้านตัวต่อ ตร.มม. หรือราว 55%
ในการทดสอบที่กำหนดให้ประสิทธิภาพเท่ากัน บริษัทระบุว่าการใช้พลังงานลดลงดังนี้ 1
2
- NPU ลดลง 66%
- GPU ลดลง 58%
- CPU performance core ลดลง 41%
ตัวเลขเหล่านี้โต้แย้งความเชื่อแบบเหมารวมว่า เมื่อเพิ่มวงจรลอจิกแบบ 3 มิติ ชิปต้องร้อนขึ้นเสมอ หากงานเดิมทำเสร็จด้วยกำลังไฟต่ำลง พลังงานความร้อนรวมที่ระบบต้องระบายก็อาจต่ำลง ณ จุดการทำงานนั้นได้
แต่ข้อควรระวังคือ นี่ไม่ได้หมายความว่าโหลดทุกแบบ แพ็กเกจทุกชนิด หรือจุดร้อนทุกตำแหน่งบนชิปจะเย็นลงเสมอไป 1
6
NPU ได้ประโยชน์สูงสุดอย่างไร
ที่สมรรถนะ 29 TOPS ซึ่งเป็นหน่วยวัดการประมวลผล AI ระดับล้านล้านปฏิบัติการต่อวินาที Huawei ระบุว่า NPU ของ Kirin 2026 สามารถลดความถี่สัญญาณนาฬิกาได้ 63% ลดแรงดันจาก 0.85 V เหลือ 0.55 V และทำให้ความหนาแน่นกำลังไฟลดลงราว 73% ขณะที่โหมดเน้นประสิทธิภาพสูงสุดระบุว่า NPU ทำได้ถึง 70 TOPS 1
20
แนวคิดเบื้องหลังคือ เมื่อเส้นทางสัญญาณสำคัญสั้นลง การหน่วงเวลาของสัญญาณลดลง ผู้ออกแบบจึงมี margin ด้าน timing มากขึ้น และสามารถเลือกใช้ margin นั้นเพื่อลดความถี่กับแรงดัน โดยยังรักษาประสิทธิภาพเดิมไว้ได้
กำลังไฟไดนามิกของวงจรสัมพันธ์อย่างมากกับแรงดันและความถี่ การลดทั้งสองปัจจัยพร้อมกันจึงอาจสร้างผลประหยัดพลังงานที่มากกว่าการลดเพียงอย่างเดียว
อย่างไรก็ตาม ตัวเลข 70 TOPS ยังสะท้อนอีกด้านหนึ่งด้วย: timing margin เดียวกันอาจถูกนำไปใช้เพิ่มความเร็ว แทนที่จะลดการใช้พลังงาน ดังนั้น τ Scaling ไม่ใช่กฎที่ทำให้ชิปประหยัดไฟโดยอัตโนมัติ
GPU และ CPU: เหตุใดผลลัพธ์จึงไม่เท่ากัน
สำหรับ GPU Huawei ระบุว่าสามารถรักษาอัตรา 61 fps ได้ด้วยแรงดันต่ำลงราว 200 mV และลดกำลังไฟลง 58% เมื่อเทียบกันที่ประสิทธิภาพเท่ากัน 3
21
NPU และ GPU เป็นหน่วยประมวลผลแบบขนานสูง ต้องรับส่งข้อมูลและกระจายสัญญาณนาฬิกาจำนวนมาก จึงมีแนวโน้มได้ประโยชน์มากเมื่อการจัดวางทางกายภาพช่วยลดการเชื่อมต่อระยะไกล
ส่วน CPU performance core มีเส้นทางควบคุม การพึ่งพากันของคำสั่ง แคช และข้อจำกัดด้าน latency ที่ซับซ้อนกว่า จึงอาจลดต้นทุนจาก interconnect ได้ไม่มากเท่าหน่วยประมวลผลแบบขนาน นี่เป็นคำอธิบายเชิงวิศวกรรมที่สมเหตุผลต่อผลลดพลังงาน 41% ไม่ใช่การพิสูจน์เชิงเหตุและผลจากการตรวจสอบอิสระ 1
LogicFolding ทำงานอย่างไร
LogicFolding คือการกระจายส่วนต่าง ๆ ของวงจรที่เดิมอยู่บนระนาบเดียว ไปยังชั้นวงจรที่ทำงานได้หลายชั้นในแนวตั้ง แล้วเชื่อมต่อเข้าด้วยกันผ่าน hybrid bonding เป้าหมายคือเปลี่ยนทางเดินสัญญาณแนวนอนที่ยาวให้กลายเป็นการเชื่อมต่อแนวตั้งที่สั้นกว่า
Huawei อธิบาย τ ว่าเป็นเวลาหน่วงของการเดินทางสัญญาณบนเส้นทางวิกฤต และมอง LogicFolding เป็นวิธีบีบอัดเวลาหน่วงดังกล่าว 1
4
ตามเอกสารของบริษัท ความยาวสายเชื่อมต่อในเส้นทางที่ถูกพับลดลงโดยทั่วไป 20% และอาจลดได้ถึง 70% บนเส้นทางวิกฤต ในบล็อกหนึ่ง ความยาวสายของ clock ลดลง 28% ขณะที่จำนวน clock buffer ลดจากประมาณ 43,600 เหลือ 19,000 1
ความหมายไม่ได้อยู่ที่ความเร็วเพียงอย่างเดียว สายที่สั้นลงและ buffer ที่น้อยลงช่วยลดค่าคาปาซิแตนซ์ที่ต้องชาร์จและคายประจุ ซึ่งอาจลดพลังงานที่ใช้กับ interconnect และระบบกระจาย clock นั่นคือเส้นทางทางเทคนิคที่ Huawei ใช้เชื่อมโยงการลดระยะทางเดินสัญญาณเข้ากับแรงดันและกำลังไฟที่ต่ำลง
ระยะ pitch ของ hybrid bonding ที่รายงานไว้ 1.5 ไมโครเมตร และการเชื่อมต่อแนวตั้งราว 50 ล้านจุด บ่งชี้ว่าเป็นการรวมวงจรระดับละเอียด ไม่ใช่แค่นำไดแยกชิ้นมาวางซ้อนกันแบบหยาบ ๆ หากลด pitch ให้เล็กลงในอนาคต ก็อาจย้ายการเชื่อมต่อไปในแนวตั้งได้มากขึ้น แต่จะเพิ่มความท้าทายด้านการออกแบบและการผลิตเช่นกัน 14
กรณี DSP: ใช้ไฟน้อยลง แต่ความหนาแน่นกำลังไฟสูงขึ้น
DSP เป็นข้อจำกัดที่สำคัญที่สุดต่อการตีความผลลัพธ์ในเชิงบวกมากเกินไป การทำ LogicFolding รุ่นแรกใน Kirin 2026 ระบุว่าสามารถลดกำลังไฟรวมได้ 25% แต่ความหนาแน่นกำลังไฟกลับเพิ่มขึ้น 24% เพราะพื้นที่ของบล็อกหดตัวเร็วกว่าการลดลงของกำลังไฟ 20
22
กรณีนี้ช่วยแยกสองแนวคิดที่มักถูกปะปนกัน:
- กำลังไฟรวม: บล็อกนั้นใช้กี่วัตต์
- ความหนาแน่นกำลังไฟ: มีกี่วัตต์กระจุกอยู่ต่อหนึ่งหน่วยพื้นที่
ค่าหลังมีความสำคัญอย่างยิ่งต่อจุดร้อนเฉพาะที่ หรือ hotspot และขีดจำกัดด้านอุณหภูมิในบริเวณเล็ก ๆ ของชิป
Huawei ระบุเป้าหมายหรือผลที่รายงานสำหรับ DSP ใน Kirin 2027 ว่าจะลดกำลังไฟได้ 47% และมีความหนาแน่นกำลังไฟต่ำกว่าระบบ planar เดิม แต่ไม่ควรนับข้อมูลนี้เป็นหลักฐานยืนยันของ Kirin 2026 20
25
ข้อมูลพิสูจน์อะไร และยังพิสูจน์อะไรไม่ได้
ข้อมูลนี้สนับสนุนข้อเสนอที่เฉพาะเจาะจงว่า ในการออกแบบและเวิร์กโหลดที่ Huawei ทดสอบ การปรับโทโพโลยีของ interconnect อาจทำให้เพิ่มความหนาแน่นและลดกำลังไฟได้พร้อมกันในบล็อกสำคัญ จึงเป็นแนวทางหนึ่งสำหรับการพัฒนาหลังยุค Moore's law โดยไม่จำเป็นต้องเปลี่ยนโหนดลิโทกราฟีทันที 1
4
แต่ข้อมูลยังไม่ได้พิสูจน์ว่า:
- ชิป 3D logic ทุกแบบจะใช้ไฟน้อยลงหรือเย็นลง
- กำลังไฟของแต่ละบล็อกที่ลดลง เท่ากับการประเมินความร้อนของแพ็กเกจทั้งระบบอย่างครบถ้วน
- ผลลัพธ์จะคงเดิมในโหลดต่อเนื่อง อุณหภูมิแวดล้อมต่างกัน หรือการตั้งค่าความถี่แบบอื่น
- การขยายสู่ bonding pitch ที่ละเอียดกว่า จะให้ yield และต้นทุนที่ยอมรับได้
แก่นของ τ Scaling คือมอง “เวลาเดินทางของสัญญาณ” เป็นตัวแปรออกแบบสำคัญ ไม่ใช่พึ่งการย่อขนาดทางเรขาคณิตเพียงอย่างเดียว ระยะเวลาหน่วงที่สั้นลงเพิ่มทางเลือกให้วิศวกรเลือกระหว่างประสิทธิภาพกับการใช้พลังงาน แต่หาก margin ด้าน timing ทั้งหมดถูกใช้ไปกับความถี่ที่สูงขึ้น ประโยชน์ด้านพลังงานและความร้อนอาจลดลงหรือหายไป
โจทย์หนักที่ยังเหลือ ได้แก่ การโก่งตัวของเวเฟอร์ การจัดแนวชั้นวงจรให้แม่นยำ ผลของตำหนิต่อ yield เมื่อ pitch ละเอียดขึ้น ระบบจ่ายไฟ ความสมบูรณ์ของสัญญาณ และเครื่องมือ EDA ที่ต้องปรับสมดุลข้อจำกัดด้านความร้อน ไฟฟ้า และกายภาพพร้อมกัน
สรุปคือ Kirin 2026 เป็นสัญญาณที่น่าสนใจว่า การรวมวงจรแบบ 3 มิติสามารถนำมาใช้เพื่อเพิ่มประสิทธิภาพพลังงานได้ ไม่ใช่หลักฐานสุดท้ายว่าความท้าทายด้านความร้อนของ 3D logic ได้รับการแก้ไขแล้ว 1
6
Studio Global AI
ทำการวิจัยต่อ
หน้านี้รวมคำตอบที่ได้รับการสนับสนุนจากแหล่งที่มาซึ่งคุณสามารถดำเนินการต่อภายใน Studio Global
คนยังถาม
คำตอบสั้น ๆ สำหรับ "Kirin 2026 ของ Huawei ชี้ว่า 3D Logic ไม่จำเป็นต้องร้อนขึ้นเสมอไป แต่โจทย์ความร้อนยังไม่จบ" คืออะไร
Huawei ระบุว่า Kirin 2026 มีความหนาแน่นทรานซิสเตอร์เพิ่มราว 55% ขณะที่การทดสอบที่ประสิทธิภาพเท่ากันพบการใช้พลังงานลดลง 66% ใน NPU, 58% ใน GPU และ 41% ใน CPU performance core.
ประเด็นสำคัญที่ต้องตรวจสอบก่อนคืออะไร?
Huawei ระบุว่า Kirin 2026 มีความหนาแน่นทรานซิสเตอร์เพิ่มราว 55% ขณะที่การทดสอบที่ประสิทธิภาพเท่ากันพบการใช้พลังงานลดลง 66% ใน NPU, 58% ใน GPU และ 41% ใน CPU performance core. สำหรับ NPU ที่ 29 TOPS บริษัทระบุว่าสามารถลดความถี่สัญญาณนาฬิกาได้ 63% ลดแรงดันจาก 0.85 V เหลือ 0.55 V และลดความหนาแน่นกำลังไฟได้ราว 73%.
ฉันควรทำอย่างไรต่อไปในทางปฏิบัติ?
DSP คือข้อยกเว้นสำคัญ: กำลังไฟรวมลดลง 25% แต่ความหนาแน่นกำลังไฟเพิ่ม 24% จึงย้ำว่ากินไฟน้อยลงไม่ได้หมายความว่าปัญหาความร้อนเฉพาะจุดจะน้อยลงโดยอัตโนมัติ.
แหล่งที่มา
arxiv.orgHuawei's 𝜏 Chip Was Supposed to Melt? - arXiv
huawei.comHUAWEI Presents the Tau (τ) Scaling Law, Enabling ...
trendforce.com[News] Huawei Addresses Tau Scaling Heat Concerns as Kirin 2026 Tests Show ~55% Higher Density but Lower Power
en.sedaily.comHuawei Rebuts Overheating Doubts Over Tau Scaling Law Chips