เมื่อหัวเว่ยประกาศกฎใหม่ 'เถา' และสถาปัตยกรรม 'LogicFolding' สั่นสะเทือนตลาดหุ้นเซมิคอนดักเตอร์จีน ท้าชนข้อจำกัดสหรัฐฯ

นี่อาจเป็นวันที่หุ้นเซมิคอนดักเตอร์จีนถูก 'ปลุก' ให้ตื่นขึ้นอีกครั้งด้วยเรื่องราวของความหวังครั้งใหม่ ท่ามกลางข้อจำกัดทางการค้าที่แสนจะเข้มงวดจากสหรัฐอเมริกา

เมื่อวันที่ 25 พฤษภาคม 2026 ณ งานสัมมนา IEEE International Symposium on Circuits and Systems (ISCAS) ณ นครเซี่ยงไฮ้ 'เหอ ถิงโป' (He Tingbo) ผู้บริหารระดับสูงของหัวเว่ย ได้ขึ้นเวทีพร้อมข้อความที่ถูกออกแบบมาเพื่อปรับเปลี่ยนมุมมองของคนทั้งโลกเกี่ยวกับความทะเยอทะยานด้านชิปของจีน เธอเปิดตัวสองแนวคิดที่เกี่ยวพันกัน ได้แก่ สถาปัตยกรรมการซ้อนวงจรแนวตั้งที่เรียกว่า LogicFolding และหลักคิดเชิงออกแบบใหม่ที่ชื่อว่า กฎการสเกลแบบเถา (Tau (τ) Scaling Law)

หัวใจสำคัญของแถลงการณ์ในวันนั้นคือโร้ดแมปสาธารณะที่มีเป้าหมายสูงสุดในการผลิตชิปที่มีความหนาแน่นของทรานซิสเตอร์เทียบเท่าเทคโนโลยีระดับ 1.4 นาโนเมตร ภายในปี 2031 โดยไม่ต้องพึ่งพาเครื่องจักรลิโธกราฟีแบบ Extreme Ultraviolet (EUV) ที่สหรัฐฯ ปิดกั้นไม่ให้ส่งมาจีนแต่อย่างใด

ผลตอบรับในทันทีเป็นเหมือนการจุดพลุในตลาดหุ้นเซมิคอนดักเตอร์จีน นักลงทุนแห่เข้าเก็งกำไรด้วยความเชื่อว่านี่อาจเป็นหนทางเลี่ยงมาตรการคว่ำบาตรได้ แต่อีกด้านหนึ่ง เสียงวิพากษ์วิจารณ์จากนักวิเคราะห์ในอุตสาหกรรมก็ดังไม่แพ้กัน เพราะสิ่งที่หัวเว่ยงัดมาโชว์ในวันนั้น ยังไร้ซึ่ง 'ซิลิคอนของจริง' มาจับต้องได้

---

LogicFolding: สูตรใหม่แห่งสนามรบที่ไม่ได้วัดกันที่ 'ขนาด' อีกต่อไป

หากจะอธิบายให้เข้าใจง่ายที่สุด LogicFolding คือการเปลี่ยนสนามแข่งขันจากการพยายาม 'ย่อขนาด' ทรานซิสเตอร์ให้เล็กลงตามแนวทางของกฎของมัวร์ (Moore's Law) มาเป็นการต่อสู้ในมิติใหม่ นั่นคือการ ซ้อนวงจรตรรกะในแนวดิ่ง เพื่อเพิ่มความหนาแน่นของทรานซิสเตอร์ขึ้นไปอีกชั้น

แทนที่จะต้องใช้เครื่องจักรล้ำยุคจาก ASML ในการสลักลายวงจรให้เล็กลงระดับนาโนเมตร หัวเว่ยเลือกจะ 'พับ' วงจรให้ซ้อนกันแบบ 3 มิติ ซึ่งหากฟังดูคุ้นหู นั่นก็เพราะมันคือการนำแนวคิดของการซ้อนชั้นวงจร (3D Stacking) มาใช้กับหน่วยประมวลผลหลักที่เป็นลอจิกนั่นเอง

บริษัทอ้างว่า แนวทางนี้จะช่วยให้ความหนาแน่นของทรานซิสเตอร์เพิ่มขึ้นถึง 55% และประสิทธิภาพด้านพลังงานดีขึ้น 41% โดยไม่ต้องใช้เครื่องจักรผลิตชิปที่ล้ำสมัยที่สุดจาก ASML เลย

---

'กฎแห่งเถา' : เมื่อนาฬิกาภายในชิปคือทุกสิ่ง

ส่วนกฎแห่งเถา (τ หรือ Tau ในภาษากรีก) คือการวางกรอบทฤษฎีเบื้องหลังการเปลี่ยนผ่านครั้งนี้ แทนที่จะยึดติดกับการย่อขนาดทางกายภาพเหมือนกฎของมัวร์ ปรัชญาใหม่ของหัวเว่ยกลับมุ่งเน้นไปที่การ บีบอัดความล่าช้าในการแพร่กระจายสัญญาณ และลดระยะเวลาการเคลื่อนที่ของข้อมูล (ค่า Tau หรือ τ) ภายในระบบคอมพิวเตอร์ทั้งหมด ตั้งแต่ระดับอุปกรณ์ไปจนถึงระดับศูนย์ข้อมูล

เหอ ถิงโป เปิดเผยว่า บริษัทใช้เวลากว่า 6 ปี ในการพัฒนาวิธีการนี้ และได้เริ่มนำมันมาปรับใช้กับชิปในกลุ่มผลิตภัณฑ์ของบริษัทแล้ว

"กฎ τ Scaling Law ให้ความสำคัญกับ 'เวลา' ที่สัญญาณและข้อมูลใช้ในการเคลื่อนที่ผ่านชิปและระบบโดยรอบ ให้เป็นหัวใจหลักในการออกแบบ" แถลงการณ์ของหัวเว่ยระบุ

แนวคิดนี้คือ ถ้าเราเดินสายไฟให้สั้นลง ลดความหน่วง (Latency) และบริหารจัดการการไหลของข้อมูลให้ดีขึ้น หัวเว่ยก็จะสามารถเพิ่มประสิทธิภาพของชิปได้อย่างต่อเนื่อง แม้ว่าจะถูกขวางกั้นจากมาตรการส่งออกที่ทำให้ไม่สามารถย่อขนาดทรานซิสเตอร์ไปได้มากกว่านี้แล้วก็ตาม

---

เป้าหมายปี 2031 และโร้ดแมปชิปใหม่

สิ่งที่เรียกเสียงฮือฮาได้มากที่สุดคือการประกาศกรอบเวลาอันทะเยอทะยาน: ชิประดับ 1.4 นาโนเมตรภายในปี 2031 เพื่อให้เห็นภาพที่ชัดเจนยิ่งขึ้น TSMC ผู้นำตลาดโลก เคยระบุว่าคาดว่าจะเริ่มการผลิตจำนวนมากสำหรับชิป 1.4nm ในปี 2028 นั่นหมายความว่าเป้าหมายของหัวเว่ยจะตามหลังผู้นำอุตสาหกรรมอยู่ราว 3 ปี แต่เป็นการปิดช่องว่างครั้งใหญ่ที่กินระยะห่างกันหลายเจเนอเรชั่น

ในระยะที่ใกล้กว่านั้น โปรเซสเซอร์สมาร์ทโฟน Kirin รุ่นใหม่ที่มีกำหนดเปิดตัวในช่วงปลายปี 2026 จะเป็นชิปตัวแรกที่ใช้สถาปัตยกรรม LogicFolding นี้ โดยคาดการณ์ว่าจะมีความหนาแน่นของทรานซิสเตอร์สูงถึง 238 ล้านตัวต่อตารางมิลลิเมตร ความเร็วสัญญาณนาฬิกาจะเพิ่มขึ้นราว 13% และมีประสิทธิภาพด้านพลังงานที่ดีขึ้นถึง 41% นอกจากนี้ LogicFolding ยังมีแผนจะถูกนำไปใช้ในชิป AI ตระกูล Ascend และกลุ่มประมวลผลขนาดใหญ่ในศูนย์ข้อมูลภายในปี 2030

---

ตลาดหุ้นแผ่นดินใหญ่ร้อนระอุ

ทันทีที่ข่าวแพร่สะพัด ตลาดหุ้นจีนก็ตอบสนองอย่างรวดเร็วและครอบคลุมทั่วทั้งกระดาน ไม่ได้จำกัดอยู่แค่ผู้ผลิตชิปรายใหญ่

ในตลาดหุ้นเอ-แชร์ของจีนแผ่นดินใหญ่:

• SMIC (Semiconductor Manufacturing International Corp.) ผู้ผลิตชิปตามสั่งรายใหญ่สุดของจีน พุ่งทะยานถึง 19% ดันมูลค่าตลาดรวมทะลุ 1.25 ล้านล้านหยวน
• Hua Hong Semiconductor โรงหลอมชิปรายใหญ่อันดับสอง พุ่งชนเพดานราคาสูงสุดของวันที่ 20%
• หุ้นในห่วงโซ่อุปทานอื่นๆ ไม่ว่าจะเป็น Dongxin Semiconductor, ACM Research (Shanghai), และ Yongxi Electronics ต่างก็แตะเพดาน 20% เช่นกัน
• Cambricon ผู้นำด้านชิป AI ดีดตัวแรงกว่า 8%

แรงซื้อกระจายตัวออกไปในวงกว้างตั้งแต่กลุ่มผู้ผลิต กลุ่ม PCB แพ็คเกจจิ้งขั้นสูง ไปจนถึงกลุ่มเมมโมรี่ชิป แสดงให้เห็นถึงความหวังในระดับโครงสร้างของอุตสาหกรรมทั้งหมด

เมื่อตลาดฮ่องกงกลับมาเปิดทำการ ความร้อนแรงก็ไม่แผ่ว

หลังจากวันหยุดยาว ตลาดหุ้นฮ่องกงก็เปิดทำการในวันที่ 26 พฤษภาคม และแรงซื้อก็ไหลตามมาไม่ต่างกัน

• SMIC ในตลาดฮ่องกง พุ่งขึ้นสูงถึง 16%
• Hua Hong Semiconductor บวกเพิ่มเกือบ 12%
• หุ้นอื่นๆ อย่าง GigaDevice และ Innoscience ก็ปรับตัวขึ้นในกรอบ 4% ถึง 7%

เหล่านักวิเคราะห์มองว่า การปรับตัวขึ้นอย่างร้อนแรงนี้มาจาก "ความหวังครั้งใหม่" ที่ว่าผู้ผลิตชิปจีนจะสามารถลดช่องว่างทางเทคโนโลยีกับบริษัทต่างชาติลงได้ แม้ต้องเผชิญกับข้อจำกัดการส่งออกจากสหรัฐอเมริกาก็ตาม

---

แง่มุมกังขา: เมื่อทฤษฎีสุดล้ำยังไร้ 'เนื้อหนัง'

ท่ามกลางเสียงเชียร์ที่ดังกระหึ่มของตลาดทุน วงการเทคนิคกลับยกธงแดงกันหลายประเด็น

1. ไร้วี่แวว 'ชิปที่ทำงานได้จริง'
สิ่งที่นำเสนอในงาน ISCAS คือวิธีคิดด้านการออกแบบและกรอบทฤษฎี หรือพูดง่ายๆ ว่ามันคือโร้ดแมปและสไลด์งานประชุม ไม่ได้มีการสาธิตการทำงานของชิป LogicFolding จริงๆ แต่อย่างใด ตัวเลขความหนาแน่นและประสิทธิภาพที่คุยไว้จึงยังเป็นเพียงการคำนวณทางทฤษฎี การจะเปลี่ยนสถาปัตยกรรมแบบหนึ่งให้กลายเป็นผลิตภัณฑ์ที่จับต้องได้ ต้องใช้กระบวนการผลิตที่สามารถซ้อนชั้นวงจรได้จริง ซึ่งนั่นเป็นความท้าทายด้านการผลิตที่ไม่ง่ายเลย

2. ช่องว่างของเทคโนโลยี EUV ไม่ได้หายไปไหน
ถึงแม้ LogicFolding จะถูกออกแบบมาเพื่อลดการพึ่งพาเครื่อง EUV แต่มันก็ไม่ได้ทำให้ความจำเป็นในการใช้เครื่องลิโธกราฟีที่มีประสิทธิภาพสูงหมดไปแต่อย่างใด นักวิเคราะห์ท่านหนึ่งให้ความเห็นว่า "มันจะง่ายกว่าในการผลิตชิป 7 นาโนเมตรด้วย LogicFolding ดีกว่าที่จะไปให้ถึงความหนาแน่นเทียบเท่า 1.4 นาโนเมตรโดยไม่ใช้ EUV" แนวทางนี้อาจช่วยพยุงการผลิตในเทคโนโลยีที่โตเต็มที่แล้วได้ แต่การทะลุไปยังความหนาแน่นระดับแนวหน้าโดยไม่มีเครื่องมือจาก ASML ยังคงเป็นเรื่องที่ไร้เครื่องพิสูจน์

3. ห้าปีคือเวลาแห่งความเสี่ยง
วงการเซมิคอนดักเตอร์เต็มไปด้วยซากของประกาศสถาปัตยกรรมสุดอลังการที่ไปไม่ถึงฝั่ง กฎ Tau Scaling Law นั้นเป็นเพียงกรอบแนวคิดแบบ 'ฮิวริสติก' (Heuristic) หรือหลักการคิดเชิงออกแบบ ซึ่งต่างจากกฎทางฟิสิกส์จริงๆ ทำให้ยากต่อการตรวจสอบอย่างเป็นอิสระ หรือการนำไปเปรียบเทียบผลลัพธ์กับการเปลี่ยนผ่านเทคโนโลยีแบบดั้งเดิม

4. ฉากหลังการคว่ำบาตรกำลังเข้มข้นขึ้น
การประกาศนี้เกิดขึ้นเพียงไม่กี่สัปดาห์หลังจากสมาชิกสภาผู้แทนราษฎรสหรัฐอเมริกาเสนอร่างกฎหมาย MATCH Act ซึ่งเป็นกฎหมายสองพรรค (Bipartisan) ที่จะควบคุมการส่งออกเครื่องมือลิโธกราฟีแบบ Immersion DUV (Deep Ultraviolet) ที่ใช้สำหรับสลักลายวงจรลงบนแผ่นซิลิคอน เครื่อง DUV เหล่านี้แม้จะเก่ากว่า EUV แต่ก็ยังเป็นเครื่องจักรสำคัญที่โรงงานจีนใช้สำหรับการผลิตชิปขั้นสูง หากร่างกฎหมายนี้ผ่านเป็นกฎหมาย แม้กระทั่งอุปกรณ์ทางเลือกที่ LogicFolding ต้องใช้ก็อาจหาได้ยากขึ้นไปอีก

---

กระแสตอบรับของตลาดสะท้อนอะไร?

ขาขึ้นของหุ้นครั้งนี้ อาจไม่ใช่การตัดสินว่า LogicFolding มันเวิร์คไหม? แต่มันคือสัญญาณว่า หุ้นเซมิคอนดักเตอร์ของจีนอ่อนไหวแค่ไหนกับเรื่องราวของ 'การพึ่งพาตนเอง' สำหรับนักลงทุนแล้ว การขึ้นเวทีครั้งนี้ของเหอ ถิงโป ในงานประชุมใหญ่ของ IEEE คือสิ่งที่จับต้องได้และนำมาตีมูลค่าได้: สถาปัตยกรรมที่มีชื่อเรียก โร้ดแมปที่ระบุเวลา และตราประทับจากผู้บริหารสูงสุดด้านชิปของหัวเว่ย

ไม่ว่า LogicFolding และกฎ Tau (τ) Scaling Law จะนำพาไปสู่ชิประดับ 1.4nm ภายในปี 2031 ได้หรือไม่ ยังคงเป็นคำถามปลายเปิด แต่ตลาดหุ้นได้ตัดสินใจวางเดิมพันระยะสั้นไปแล้ว ส่วนข้อพิสูจน์ทางวิศวกรรมยังอยู่ไกลออกไปอีก 5 ปี