| Google TPU v6e (Trillium) | USA / Google | Anpassad TPU-arkitektur | 918 TFLOPs bf16 per chip | 32 GB HBM | ~1,6 TB/s | Ej specificerad | En TensorCore med två matrismultiplikationsenheter; designad för stora TPU-kluster med upp till 256 chips. |
| Huawei Ascend 910 (original) | Kina / Huawei | Da Vinci-arkitektur, ~7 nm | ~256 TFLOPS FP16 | HBM-minne | ~1,2 TB/s bandbredd | ~350 W | Introducerades 2019 som Huaweis flaggskepps-AI-accelerator. |
| Huawei Ascend 910C | Kina / Huawei | Chiplet-design (dubbla 910B-dies), ~7 nm-klass | ~800 TFLOPS FP16 (uppskattning) | upp till ~96–128 GB HBM | ~3,2 TB/s | ~310 W | Designad för att konkurrera med Nvidia A100/H100-klassens chips för AI-träning. |
| Biren BR100 | Kina / Biren Technology | Dubbel-die GPU, TSMC 7 nm CoWoS | 256 TFLOPS FP32 / ~2 048 TOPS INT8 | 64 GB HBM2E | upp till ~2,3 TB/s | ~550 W | Chiplet-baserad GPU med ~77 miljarder transistorer, riktad mot datacenter-AI. |
| Biren BR104 | Kina / Biren Technology | Enkel-die GPU-variant | ~128 TFLOPS FP32 | 32 GB HBM2E | ~819 GB/s | ~300 W | Nedskalad variant designad för PCIe-acceleratorkort. |
| Cambricon MLU370‑X8 | Kina / Cambricon | MLUarch03-arkitektur, 7 nm | 24 TFLOPS FP32 / 96 TFLOPS FP16 / 256 TOPS INT8 | 48 GB LPDDR5 | ~614 GB/s | ~250 W | Stöder flerkorts-kluster via MLU‑Link-sammankoppling. |
USA:s acceleratorer leder för närvarande i dokumenterad rå genomströmning för storskalig AI-träning. AMD:s MI325X når till exempel cirka 1,3 PFLOPS FP16-prestanda, medan Googles TPU v6e levererar 918 TFLOPs bf16 per chip.
Kinesiska chips som Huaweis Ascend 910C försöker minska gapet, med uppskattningar på cirka 800 TFLOPS FP16 genom en dual-chiplet-konfiguration härledd från tidigare Ascend-chips.
Birens BR100-accelerator representerar ett annat kinesiskt försök att konkurrera i toppskiktet, med upp till 256 TFLOPS FP32-beräkning och cirka 2 048 TOPS INT8-prestanda i en multi-die GPU-design.
Cambricons MLU370‑X8 riktar sig mot AI-inferens och träning med 256 TOPS INT8 och 96 TFLOPS FP16 beräkningskapacitet.
Moderna AI-modeller är starkt beroende av minneskapacitet och bandbredd, vilket gör HBM-integration kritisk.
Högre minnesbandbredd hjälper till att accelerera matrisoperationer och träning av stora modeller, vilket ofta innebär att massiva tensorer flyttas mellan minne och beräkningsenheter.
Stora AI-modeller tränas sällan på ett enda chip. Istället kopplas hundratals eller tusentals acceleratorer samman i kluster.
Klusterarkitekturen blir allt viktigare, ibland till och med viktigare än det individuella chipets råa beräkningsprestanda.
Tillverkningsteknik påverkar starkt prestanda och energieffektivitet.
Många kinesiska AI-chips är beroende av extern tillverkningsteknik. Birens BR100 tillverkades till exempel på TSMC:s 7 nm-process med avancerad CoWoS-förpackning.
Huaweis nyare Ascend-chips kombinerar designer producerade på SMIC:s 7 nm-klass-process med tidigare wafers tillverkade före USA:s exportrestriktioner.
USA-designade chips förlitar sig däremot typiskt på avancerade foundries och leveranskedjor som kan producera banbrytande noder och förpackningstekniker.
Hårdvaruprestanda ensam avgör inte framgång inom AI-beräkning.
Verktyg för utvecklare, ramverk och molnintegration avgör ofta vilken hårdvara som antas för verkliga AI-arbetsbelastningar.
Flera mönster framträder från den nuvarande generationen AI-acceleratorer:
AI-chip-kapplöpningen är därför inte bara en tävling om transistorantal eller TFLOPs – det är också en konkurrens mellan ekosystem, tillverkningsförmåga och förmågan att skala tusentals acceleratorer till effektiv AI-infrastruktur.
I takt med att generativa AI-modeller fortsätter att växa, kommer dessa skillnader i arkitektur, minnessystem och mjukvaruekosystem sannolikt att avgöra vilka plattformar som dominerar framtidens AI-beräkning.