Nvidias Feynman kan göra TSMC:s paketeringskapacitet till nästa flaskhals

Den rapporterade processtekniken är TSMC:s A16, som i rapporteringen beskrivs som en förbättrad 2-nanometersklass eller 1,6-nanometersklass. Feynman skulle därmed enligt uppgifterna hoppa över N2-familjen i stället för att använda den som mellanled.

Kombinationen kan öka komponenttätheten och bidra till att hantera effektförbrukning och signalintegritet i mycket stora AI-kluster. Källorna innehåller däremot inga verifierade slutliga prestandasiffror. Uppgifter om exakt bandbredd eller prestanda bör därför inte betraktas som bekräftade produktdata.

Vad TSMC måste kunna leverera

Feynmans rapporterade krav sträcker sig långt bortom fler waferstarter i den mest avancerade logiken. TSMC måste samordna flera delar av tillverkningen samtidigt:

• A16-produktion: Processen måste nå den utbytesgrad och volym som krävs för en Nvidia-plattform i stor skala. Rapporter pekar ut A16 som Feynmans förväntade processteknik, men kundfördelning och slutliga produktionsuppgifter är inte bekräftade.
• SoIC för 3D-integrering: Fler vertikalt staplade chiplets kräver betydligt högre SoIC-genomströmning. Det kräver också fungerande processer för bindning, testning, värmehantering och avkastningskontroll – så att tekniken blir ekonomiskt hållbar i stor volym.
• HBM och 2,5D-paketering: Plattformen väntas kombinera 3D-integrering med HBM och relaterade avancerade paketeringsflöden, exempelvis CoWoS eller efterföljande tekniker. Rapporteringen fastställer inte Feynmans slutliga paketkonfiguration.
• CPO-tillverkning: Optiska motorer och switchkretsar måste integreras och testas som ett tillförlitligt produktionssystem, inte bara som en begränsad demonstration. TSMC uppges ha en roll i kisel-fotonikkedjan och paketeringen för Nvidias CPO-produkter.

Den strategiska slutsatsen är att paketeringskapacitet kan bli lika viktig för Nvidias produktplan som transistor- och waferkapacitet. En fabrik kan tillverka avancerad logik, men en komplett AI-plattform kräver också att kretsar, minne och optiska anslutningar sätts samman med godtagbar avkastning, effektförbrukning och tillförlitlighet.

SoIC-kapaciteten ska skalas kraftigt

Leveranskedjerapporter beskriver en snabb utbyggnad av TSMC:s SoIC-planer. Tidigare mål som nämns i rapporteringen var cirka 10 000–15 000 SoIC-wafer per månad under 2026, med en ökning till 20 000 wafer per månad vid årets slut. Det nyare rapporterade målet är omkring 50 000 wafer per månad i slutet av 2027.

Det skulle motsvara en ökning på 2,5 gånger jämfört med målet på 20 000 wafer i slutet av 2026. Efterfrågan uppges komma från Nvidia, AMD och andra kunder inom avancerad paketering, vilket innebär att hela kapaciteten inte nödvändigtvis skulle vara avsatt för Feynman.

Detta är rapporterade planeringssiffror, inte bekräftade Nvidia-allokeringar. De beskriver dessutom waferkapacitet, inte färdiga Feynman-system. Den faktiska produktvolymen beror bland annat på kiseldimensioner, paketdesign, utbytesgrad och efterföljande tester.

AP7 och AP8: där utbyggnaden tar form

Den rapporterade fabriksutbyggnaden kretsar kring TSMC:s AP7 i Chiayi och AP8 i Southern Taiwan Science Park i södra Taiwan.

AP7 beskrivs som ett projekt i åtta faser. Enligt rapporteringen pågår installationsarbete i de tidiga faserna, medan senare faser befinner sig i olika stadier av tillståndsprocesser och planering. Anläggningen väntas kunna stödja flera tekniker för avancerad paketering, däribland SoIC, CoWoS och CPO-relaterad produktion, beroende på kundernas behov.

AP8 beskrivs som ett projekt i tre faser, P1 till P3, med fokus på avancerad paketering som CoWoS. Offentliga rapporter ger inte tillräckligt tillförlitliga detaljer om driftsättningsdatum för varje fas för att milstolparna ska kunna betraktas som fasta produktionsdeadlines.

Tidpunkten är ändå central. Paketeringsfabriker och utrustning måste planeras långt innan en ny accelerator når volymproduktion. Om Feynman siktar på andra halvåret 2028 måste kvalificering och kapacitetsbeslut fattas flera år tidigare.

Rubin och Feynman utvecklas parallellt

Övergången sker inte genom ett enkelt generationsskifte. Nvidia uppges samtidigt skala upp Vera Rubin till massproduktion och flytta forsknings- och leveranskedjeresurser mot Feynman. Nvidias eget material beskriver Vera Rubin som på väg in i full produktion, medan branschrapporter placerar Feynmans mål i andra halvåret 2028.

Överlappningen ger Nvidia möjlighet att hålla en jämn produktkadens i stället för att vänta tills en generation är färdig innan nästa förbereds. För TSMC och leverantörerna innebär den däremot en betydande tillverkningsbelastning: de måste möta Rubin-efterfrågan samtidigt som en ny process, mer komplex paketering, optiska komponenter och tillhörande material ska kvalificeras för Feynman.

Därför är Nvidias CPO-switch viktig

Nvidias Spectrum-X Ethernet Photonics är ett tidigt exempel på den riktning som Feynman enligt rapporterna kan ta. Plattformen integrerar optiken direkt med switchens ASIC, vilket placerar de optiska komponenterna nära kislet och minskar den sträcka som höghastighetssignaler behöver färdas genom elektriska anslutningar. Nvidia uppger att plattformen har nått produktion genom ett gemensamt utvecklingsarbete i hela halvledar- och systemekosystemet.

Nvidia beskriver Spectrum-X Ethernet Photonics som ett CPO-Ethernet-system med 200 Gbit/s per fil och upp till 409,6 Tbit/s bandbredd i sitt produktmaterial. Produktsidan anger tillgänglighet under andra halvåret 2026, medan branschrapportering har beskrivit leveranser till utvalda partner och en övergång till volymproduktion.

Den rapporterade leveranskedjan ger TSMC en roll inom tillverkning av kisel-fotonik och Foxconn ansvar för montering av det färdiga switchsystemet. Andra partner bidrar med kapsling och testning på kretsnivå, lasrar och optiska delmontage.

CPO är viktigt eftersom AI-kluster i allt högre grad begränsas av nätverket mellan acceleratorerna. När systemen växer kan effektförbrukning, bandbredd, elektrisk räckvidd och signalintegritet begränsa helhetsprestandan även om själva beräkningskretsarna blir snabbare. Optisk integrering är tänkt att lösa en del av problemet vid horisontell skalning, även om produktionsvolym, tillförlitlighet och kundernas faktiska användning återstår att bevisa i praktiken.

Vad det betyder för AI-infrastruktur 2028

Feynmans rapporterade design pekar mot en bredare förändring i hur kapacitet för AI-hårdvara planeras. Nvidias produktplan kan påverka TSMC:s investeringar innan produkten ens har börjat levereras, eftersom plattformen kräver samordnade satsningar på logik, minnesintegrering, 3D-stapling, optisk paketering, utrustning och testning.

Tre konsekvenser sticker ut:

1. Avancerad paketering blir en strategisk begränsning. Den rapporterade ökningen från 20 000 till 50 000 SoIC-wafer per månad antyder att kapacitet för 3D-integrering kan bli lika kritisk som tillgången på avancerade wafer.
2. Leverantörsekosystemet binds tätare till Nvidias produktkadens. Fabriksbyggen och utrustningsinstallationer måste tidigareläggas eftersom avancerad paketeringskapacitet inte kan skapas över en natt när en acceleratorgeneration redan levereras.
3. Molnoperatörer måste finansiera hela AI-system. En AI-utbyggnad kring 2028 skulle kräva mer än acceleratorer: även HBM-utrustade system, avancerade paket, optiska nätverk, kraftförsörjning och kylning. Detta är en slutsats utifrån den rapporterade teknikutvecklingen, inte en offentlig prognos för molnbolagens investeringar.

Feynman är därför lika mycket en signal om leveranskedjan som ett framtida chippnamn. Om rapporterna stämmer ber Nvidia TSMC att leverera en samordnad tillverkningsplattform där A16-logik, SoIC-stapling, HBM-integrering och CPO-nätverk mognar samtidigt. Den nästa stora flaskhalsen kanske alltså inte blir den minsta transistorn – utan industrins förmåga att montera och koppla samman enorma AI-system tillförlitligt i stor skala.