Vid ISCAS 2026 i Shanghai presenterade Huawei Tau (τ) Scaling Law, ett föreslaget ramverk där minskad signal och exekveringstid står i centrum snarare än enbart mindre transistorer. Strategin kombinerar LogicFolding med optimering på komponent , krets , chip och systemnivå, däribland UnifiedBus och SuperPoD arkitekt...
Research answer

Create a landscape editorial hero image for this Studio Global article: What did HUAWEI announce at the 2026 IEEE International Symposium on Circuits and Systems in Shanghai through He Tingbo’s keynote “New Semic. Article summary: At ISCAS 2026 in Shanghai, He Tingbo announced Huawei’s Tau (τ) Scaling Law: a proposed successor to traditional geometry-led scaling that treats reducing signal-propagation time as the primary route to continued semicon. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
Huawei använde IEEE:s internationella symposium för kretsar och system, ISCAS 2026, i Shanghai för att presentera det företaget kallar Tau (τ) Scaling Law. I ett huvudanförande med titeln ”New Semiconductor Path in Practice” argumenterade He Tingbo för att framtida chipframsteg i mindre utsträckning bör bygga på att transistorerna krymps – och i större utsträckning på att minska tiden det tar för signaler och arbetslaster att färdas genom elektroniska system. 23
Förslaget är bäst att förstå som ett konstruktions- och optimeringsramverk, inte som en ny tillverkningsprocess. Huawei kopplar det till LogicFolding, samoptimering av programvara och hårdvara samt teknik för sammankoppling mellan system. Målet är att förbättra prestanda, energieffektivitet och den effektiva transistortätheten när traditionell geometrisk skalning blir allt svårare att driva vidare. 12
Traditionell geometrisk skalning mäter i stor utsträckning framsteg genom mindre transistorstorlek och högre transistortäthet. Huaweis föreslagna τ-skalning gör i stället signalernas fördröjning och systemets totala exekveringstid till centrala optimeringsmål. Företaget menar att kortare fördröjningar i hela teknikstacken kan ge tydliga vinster även när transistorerna inte längre krymper i samma takt. 235
Det betyder inte att transistorstorleken blir oviktig. Snarare vill Huawei bredda måttet på vad ”skalning” innebär: motstånd, kapacitans, ledningsdragning, arkitektur och dataförflyttning ska optimeras eftersom de påverkar hur snabbt ett system faktiskt kan utföra nyttigt arbete.
Huawei delar upp strategin i fyra nivåer som ska optimeras tillsammans:
På komponent- och sammankopplingsnivå är målet att minska elektriskt motstånd och parasitkapacitans. Dessa egenskaper bidrar både till signalfördröjning och energiförbrukning. Genom att förbättra dem vill Huawei korta transistorer och förbindelsers tidskonstanter. 2
På kretsnivå handlar det om att korta ledningarna i de så kallade kritiska signalvägarna och minska resistiv och kapacitiv belastning. Då ska signaler kunna passera logiken snabbare, samtidigt som energin per operation minskar. Huawei lyfter fram LogicFolding som en av teknikerna som ska stödja denna del av strategin. 25
Förslaget stannar inte vid enskilda kretsar. På chipnivå vill Huawei att programvara, arkitektur och kisel utformas gemensamt utifrån verkliga arbetslaster. Fokus flyttas då mot instruktionsflöden, dataflöden och parallell körning – inte mot transistorräkningen som det enda måttet på kapacitet. 2
På systemnivå kopplar Huawei ihop τ-skalningen med sammankopplingstekniken UnifiedBus och arkitekturen ”cluster + SuperPoD”. Enligt Huawei är UnifiedBus avsedd för stora AI-system för träning och inferens, där processorer kopplas samman med hög bandbredd, låg fördröjning och gemensam minnesadressering. Tanken är att infrastrukturen ska kunna fungera mer som en enda logisk dator. 17
Detta är arkitekturella mål och uppgifter från företaget, inte oberoende etablerade branschstandarder. Kopplingen till Tau-skalning ligger i att kommunikationen mellan chip och servrar blir en del av prestandaekvationen: kortare fördröjningar i sammankopplingen kan öka den effektiva hastigheten i hela systemet, även om de enskilda transistorerna inte blir dramatiskt mindre.
Huawei uppger att Tau Scaling Law redan har tillämpats i produkter för smarttelefoner och AI-beräkning. Företaget säger också att det under de senaste sex åren har designat och massproducerat 381 chip baserade på metoden. Siffran kommer från Huaweis egen redovisning. 2
Företaget har vidare sagt att Kirin-chip för smarttelefoner som planeras till hösten 2026 blir de första som fullt ut använder LogicFolding-arkitekturen. 257
På längre sikt siktar Huawei på att avancerade chip som utvecklas enligt ramverket ska nå en transistortäthet motsvarande en process på 14 Ångström, eller 1,4 nanometer, senast 2031. Det är ett mål för densitetsekvivalens – inte ett bevis på att Huawei redan har en oberoende verifierad tillverkningsprocess på 1,4 nanometer. 251231
Inte i nuläget. Huawei presenterar τ-skalning som en möjlig efterföljare eller alternativ väg eftersom de historiska vinsterna från allt mindre transistorer har blivit svårare och dyrare att uppnå. Men att kalla något en ”lag” gör det inte till en universellt accepterad fysikalisk lag, och tillgänglig rapportering verifierar inte oberoende alla Huaweis prognoser för prestanda, energieffektivitet eller transistortäthet.
De underliggande ingenjörsidéerna – att minska motstånd, kapacitans, ledningsfördröjning, dataflytt och kommunikationskostnader – är välkända former av optimering. Huaweis särskilda påstående är att dessa tekniker ska samordnas och användas som branschens huvudsakliga skalningsramverk, från komponenter och kretsar till chip och kompletta datorsystem. 1219
Förslaget speglar en bredare utveckling inom avancerad datorteknik. När förbättringarna i de mest avancerade tillverkningsprocesserna bromsar in blir resultatet allt mer beroende av arkitektur, kapsling, minnesåtkomst, sammankopplingar och programvara som är anpassad till specifika arbetslaster.
Tau-skalning är därför mindre ett påstående om att geometrin inte längre spelar någon roll och mer ett argument för att tiden till färdig beräkning bör väga lika tungt som transistorernas dimensioner.
He Tingbo efterlyste dessutom öppenhet och samarbete mellan forskare, ingenjörer och industripartners. Budskapet var att utvecklingen av halvledare inte kan lösas av ett enda företag. 2
Det praktiska testet blir nu om kommande Kirin- och AI-produkter kan visa mätbara vinster från LogicFolding och den bredare τ-strategin. Fram till dess bör Huaweis besked ses som en ambitiös färdplan för halvledare – inte som ett bevis på att Moores lag redan har ersatts.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Vid ISCAS 2026 i Shanghai presenterade Huawei Tau (τ) Scaling Law, ett föreslaget ramverk där minskad signal och exekveringstid står i centrum snarare än enbart mindre transistorer.
Vid ISCAS 2026 i Shanghai presenterade Huawei Tau (τ) Scaling Law, ett föreslaget ramverk där minskad signal och exekveringstid står i centrum snarare än enbart mindre transistorer. Strategin kombinerar LogicFolding med optimering på komponent , krets , chip och systemnivå, däribland UnifiedBus och SuperPoD arkitekturer för AI beräkningar.
Tau Scaling Law är ännu inte en allmänt accepterad ersättare till Moores lag. Det är Huaweis färdplan, och de mest långtgående resultaten behöver fortfarande verifieras oberoende.