TSMC:s 2nm- och 3nm-ramp kan nå nya nivåer till mitten av 2027

De mest uppmärksammade siffrorna är ännu inte officiella prognoser från TSMC. Men uppgifter från leveranskedjan tyder på att världens största kontraktstillverkare av chip planerar en snabb upptrappning av de mest avancerade processerna för att möta AI- och HPC-efterfrågan (högpresterande databehandling).

Enligt rapporteringen kan TSMC nå 110 000 wafers per månad med 2nm-teknik och 210 000 wafers per månad med 3nm-teknik i mitten av 2027. En wafer är den kiselskiva som många enskilda chip tillverkas på. 17

Kapacitetsmålen till mitten av 2027

Rapporter som TrendForce återger, med källor i leveranskedjan, pekar på att 2nm-kapaciteten ska öka från omkring 90 000 wafers per månad i slutet av 2026 till 110 000 i mitten av 2027. Det motsvarar ungefär 22 procent.

För 3nm anges kapaciteten öka från över 180 000 wafers per månad vid slutet av 2026 till 210 000 ett halvår senare, en ökning på mer än 16 procent. 17

I ett längre perspektiv är 3nm-rampen ännu större: från cirka 120 000–130 000 wafers per månad i slutet av 2025 till 210 000 i mitten av 2027, eller ungefär 70 procent om planen genomförs. 20

Det viktiga förbehållet är att detta är rapporterade mål, inte TSMC:s egen kapacitetsguidning. Bolaget har inte offentligt bekräftat de specifika månadssiffrorna för vare sig 2nm eller 3nm. 1719

Taiwan leder – Arizona och Japan breddar produktionen

Taiwan tycks fortsatt vara kärnan i den kortsiktiga expansionen av de mest avancerade noderna. Fab 22 i Kaohsiung nämns som en del av utbyggnaden för N2/A16, medan Fab 20 i Hsinchu också uppges skala upp N2- och A16-kapacitet. 51

På 3nm-sidan sägs TSMC dessutom ställa om delar av befintlig 5nm-utrustning i Taiwan. Att återanvända kvalificerad utrustning och befintlig fabriksinfrastruktur kan ge kapacitet snabbare än att enbart bygga helt nya fabriker, även om TSMC inte har offentliggjort någon detaljerad fördelning per anläggning. 24

Den geografiska produktionsbasen blir samtidigt bredare:

• Arizona: Den första fabriken har startat 4nm-produktion. Senare etapper planeras för 3nm, 2nm och A16-klassen. TSMC har också aviserat ytterligare 100 miljarder dollar för fler amerikanska waferfabriker och avancerad paketering. 4538
• Japan: TSMC:s verksamhet i Kumamoto byggs ut med en andra fabrik som enligt rapportering ska stödja teknik ned till 3nm. 51
• 3nm globalt: En separat rapport beskriver nya 3nm-anläggningar i Taiwan, Arizona och Japan, parallellt med omställningen av utrustning i Taiwan. 33

Det är ännu oklart hur stor del av de rapporterade kapacitetsmålen som kommer från respektive plats och exakt när varje fabrik bidrar. Taiwan framstår dock som centrum för den omedelbara rampen, medan Arizona och Japan stärker TSMC:s globala tillverkningsnät över tid.

AI driver investeringsvågen

TSMC höjde sin kapitalbudget för 2026 till 60–64 miljarder dollar. Företaget hänvisade till en flerårig strukturell efterfrågan från AI och HPC, och uppgav att det påskyndar sin globala utbyggnad med fabriker för avancerade noder och paketering i Taiwan samt expansioner i Arizona, Japan och Tyskland. 38

Det handlar inte bara om att bygga mer fabriksyta. Produktion på de mest avancerade noderna kräver bland annat litografisystem, processteg, material med rätt kvalitet, förbättrade utbyten och paketeringskapacitet. Alla delar måste skala i takt för att stora AI-processorer faktiskt ska kunna levereras i volym.

CoWoS-paketering kan vara lika avgörande som själva chipet

För moderna AI-acceleratorer räcker det inte med avancerade logikchip. De måste också kopplas ihop med minne med hög bandbredd, ofta genom avancerad paketering. Därför är TSMC:s CoWoS-teknik – Chip on Wafer on Substrate – en central del av kapacitetsplanen.

TrendForce uppger att CoWoS-kapaciteten kan ungefär fördubblas till 2028, men även detta är en uppskattning baserad på uppgifter från leveranskedjan, inte ett bekräftat TSMC-mål. 17 TSMC har separat sagt att CoWoS-kapaciteten väntas växa med en genomsnittlig årlig tillväxttakt på över 80 procent mellan 2022 och 2027. 45

Arizona ska också bli en del av detta ekosystem. Enligt en TSMC-chef som Reuters citerade planerar bolaget att öppna en anläggning för chip-paketering i Arizona senast 2029. 47

Efter 2nm: A14, A13 och A12

TSMC:s offentliga teknikplan sträcker sig redan förbi N2-familjen:

• A14: Processen i 1,4nm-klassen är planerad för produktion 2028. 11
• A13: 1,3nm-klassen är planerad för 2029 och beskrivs som en A14-derivat för klientinriktade tillämpningar. 10
• A12: Också planerad för 2029, byggd vidare från A16-spåret för HPC och AI med strömförsörjning från chipets baksida. 10
• N2U: En vidareutveckling av N2-familjen som TSMC planerar för 2028. 10

Den rapporterade 2nm- och 3nm-utbyggnaden är därmed inte bara en kortsiktig respons på AI-boomen. Den ska också skapa den industriella basen för kommande processgenerationer under 2nm.

ASML-samarbetet: större masker för High-NA EUV

TSMC och nederländska ASML har lanserat ett branschinitiativ för att flytta High-NA EUV-litografi från dagens 6-tums fotomasker till 12-tums fotomasker. Målet är en pilotlina för 12-tums masker år 2031 och färdiga litografisystem för avancerad chipproduktion år 2033. 2

High-NA EUV kan först användas med de befintliga 6-tums maskerna. Övergången till större masker är tänkt att höja fabriksproduktiviteten, sänka tillverkningskostnaderna och minska begränsningar kopplade till så kallad stitching, där flera exponeringsfält måste fogas samman. 2

Rapportering anger att TSMC siktar på volymproduktion med High-NA EUV från 2030. Tekniken kommer alltså efter de aviserade produktionsstarterna för A14, A13 och A12, snarare än att vara ett krav för deras första generationer. 311

Slutsats: stora ambitioner, men skilj på bekräftat och rapporterat

TSMC:s övergripande riktning är tydlig: bolaget investerar i både waferproduktion och avancerad paketering för att möta uthållig efterfrågan från AI och HPC. Den höjda kapitalbudgeten, Arizonasatsningen och teknikplanen bortom 2nm är offentligt redovisade eller tillkännagivna. 384711

Däremot ska de mest slående kapacitetssiffrorna – 90 000 till 110 000 wafers för 2nm och över 180 000 till 210 000 för 3nm – fortfarande ses som uppgifter från leveranskedjan. De ger en bild av den förväntade skalan och takten fram till mitten av 2027, men är inte officiellt bekräftade mål från TSMC. 1719