Från strömförsörjning på baksidan till dubbla sidor

Den vanliga 14A-processen bygger redan på Intels PowerDirect-teknik, en så kallad backside power delivery network (BSPDN). Det innebär att strömförsörjningen huvudsakligen leds in från kislets baksida .

Den rapporterade 14A2-versionen skulle ta ett steg längre genom att använda både fram- och baksidan parallellt . Enligt uppgifterna skulle denna lösning kunna möjliggöra tätare metallavstånd:

• M0-avstånd i 14A: 28 nanometer
• Målsatt M0-avstånd i 14A2: cirka 21 nanometer

Förändringen kopplas till förbättringar inom bland annat dubbelmönstring, alltså processer där ett mönster exponeras i flera steg för att skapa finare strukturer . Ett mindre M0-avstånd kan i sin tur bidra till högre transistortäthet.

Intel har uppgett att grundversionen av 14A kan ge upp till cirka 30 procent högre chipdensitet jämfört med 18A . Det finns däremot ingen offentlig, exakt siffra för hur stor densitetsökning 14A2 skulle ge i de tillgängliga källorna .

Varför överväger Intel förändringen?

Den rapporterade förändringen framställs som ett svar på konkurrensen från TSMC:s A14 och Samsungs SF1.4 . När flera tillverkare närmar sig samma 1,4-nanometersklass behöver Intel hitta ytterligare sätt att skilja sin process från konkurrenternas.

Dubbelsidig strömförsörjning kan ge mer utrymme för tätare ledningsdragning och högre densitet. Men tekniken är inte utan nackdelar. Ett M0-avstånd på omkring 21 nanometer kan öka det elektriska motståndet, samtidigt som befintliga nanokiselgenomgångar – nTSV:er – får svårare att hantera den höga effekttätheten .

Den rapporterade lösningen är därför inte nödvändigtvis en helt jämnt fördelad strömförsörjning från två håll. I stället ska baksidans nätverk fortfarande vara den huvudsakliga källan, medan en del av strömmen leds via de främre metallagren för att hålla kretsen stabil .

Intels tidsplan för 14A

Intels vd Lip-Bu Tan har gett en uppdaterad bild av företagets plan. Ett PDK, eller Process Design Kit, är paketet av verktyg, modeller och konstruktionsdata som kunder behöver för att kunna utveckla kretsar för en viss tillverkningsprocess.

Tan har beskrivit PDK 0.9 som en särskilt viktig kontrollpunkt för kunddialogen och kallat versionen för processens ”Holy Grail” . Den senaste tidsplanen innebär ungefär ett års förskjutning jämfört med tidigare uppgifter, som pekade mot riskproduktion redan 2027 .

Med riskproduktion avses normalt en tidig produktionsfas där processen testas med riktiga konstruktioner innan tillverkningen skalas upp. HVM betyder därefter högvolymproduktion i större kommersiell skala.

Så står sig Intel mot TSMC och Samsung

TSMC planerar enligt Bloomberg att inleda produktion med A14-processen 2028 . Flera andra rapporter pekar också på högvolymproduktion under 2028 . Den första versionen av A14 väntas däremot sakna strömförsörjning från baksidan. En senare variant, A14P, med sådana kraftskenor är planerad till 2029 .

Samsung nämns som en viktig del av konkurrensbilden, men de tillgängliga källorna ger inget bekräftat datum för riskproduktion eller massproduktion av SF1.4 .

Det innebär att Intels nuvarande mål för volymproduktion 2029 ligger ungefär ett år efter TSMC:s rapporterade A14-plan för 2028. Samtidigt har Tan sagt att Intel ser tidsplanen för 14A som nära linje med TSMC:s A14, eftersom båda processerna befinner sig i samma 1,4-nanometersklass .

Intel blickar redan bortom 14A

Intel planerar inte att stanna vid 14A. Lip-Bu Tan har bekräftat att företaget har inlett utvecklingen av två senare processnoder :

• 10A, en process i 1-nanometersklassen
• 7A, en process under 1 nanometer

Tan presenterade uppgifterna när han diskuterade Intels processplaner vid J.P. Morgans 54:e årliga konferens för teknik, medier och kommunikation i Boston . Beskedet visar att Intel arbetar med en fler­generationsplan för den så kallade ångströmseran, långt bortom 14A.

Slutsats

Den stora nyheten kring den rapporterade 14A2-varianten är den möjliga övergången till dubbelsidig strömförsörjning. Genom att kombinera strömförsörjning från chipets fram- och baksida vill Intel enligt uppgifterna nå ett M0-avstånd på omkring 21 nanometer, jämfört med 28 nanometer i grundversionen .

Intel uppger att 14A redan kan ge upp till cirka 30 procent högre chipdensitet än 18A , men någon exakt densitetssiffra för 14A2 har inte offentliggjorts i de tillgängliga källorna. Den uppdaterade planen pekar mot PDK 0.9 i oktober 2026, riskproduktion 2028 och volymproduktion 2029 .

Det är ungefär ett år senare än TSMC:s rapporterade mål för A14, medan Samsungs tidplan för SF1.4 fortfarande är oklar . Samtidigt utvecklar Intel redan 10A och 7A – ett tecken på att kapplöpningen om allt mindre processnoder fortsätter flera generationer framåt .

Från strömförsörjning på baksidan till dubbla sidor

Den vanliga 14A-processen bygger redan på Intels PowerDirect-teknik, en så kallad backside power delivery network (BSPDN). Det innebär att strömförsörjningen huvudsakligen leds in från kislets baksida .

Den rapporterade 14A2-versionen skulle ta ett steg längre genom att använda både fram- och baksidan parallellt . Enligt uppgifterna skulle denna lösning kunna möjliggöra tätare metallavstånd:

• M0-avstånd i 14A: 28 nanometer
• Målsatt M0-avstånd i 14A2: cirka 21 nanometer

Förändringen kopplas till förbättringar inom bland annat dubbelmönstring, alltså processer där ett mönster exponeras i flera steg för att skapa finare strukturer . Ett mindre M0-avstånd kan i sin tur bidra till högre transistortäthet.

Intel har uppgett att grundversionen av 14A kan ge upp till cirka 30 procent högre chipdensitet jämfört med 18A . Det finns däremot ingen offentlig, exakt siffra för hur stor densitetsökning 14A2 skulle ge i de tillgängliga källorna .

Varför överväger Intel förändringen?

Den rapporterade förändringen framställs som ett svar på konkurrensen från TSMC:s A14 och Samsungs SF1.4 . När flera tillverkare närmar sig samma 1,4-nanometersklass behöver Intel hitta ytterligare sätt att skilja sin process från konkurrenternas.

Dubbelsidig strömförsörjning kan ge mer utrymme för tätare ledningsdragning och högre densitet. Men tekniken är inte utan nackdelar. Ett M0-avstånd på omkring 21 nanometer kan öka det elektriska motståndet, samtidigt som befintliga nanokiselgenomgångar – nTSV:er – får svårare att hantera den höga effekttätheten .

Den rapporterade lösningen är därför inte nödvändigtvis en helt jämnt fördelad strömförsörjning från två håll. I stället ska baksidans nätverk fortfarande vara den huvudsakliga källan, medan en del av strömmen leds via de främre metallagren för att hålla kretsen stabil .

Intels tidsplan för 14A

Intels vd Lip-Bu Tan har gett en uppdaterad bild av företagets plan. Ett PDK, eller Process Design Kit, är paketet av verktyg, modeller och konstruktionsdata som kunder behöver för att kunna utveckla kretsar för en viss tillverkningsprocess.

Tan har beskrivit PDK 0.9 som en särskilt viktig kontrollpunkt för kunddialogen och kallat versionen för processens ”Holy Grail” . Den senaste tidsplanen innebär ungefär ett års förskjutning jämfört med tidigare uppgifter, som pekade mot riskproduktion redan 2027 .

Med riskproduktion avses normalt en tidig produktionsfas där processen testas med riktiga konstruktioner innan tillverkningen skalas upp. HVM betyder därefter högvolymproduktion i större kommersiell skala.

Så står sig Intel mot TSMC och Samsung

TSMC planerar enligt Bloomberg att inleda produktion med A14-processen 2028 . Flera andra rapporter pekar också på högvolymproduktion under 2028 . Den första versionen av A14 väntas däremot sakna strömförsörjning från baksidan. En senare variant, A14P, med sådana kraftskenor är planerad till 2029 .

Samsung nämns som en viktig del av konkurrensbilden, men de tillgängliga källorna ger inget bekräftat datum för riskproduktion eller massproduktion av SF1.4 .

Det innebär att Intels nuvarande mål för volymproduktion 2029 ligger ungefär ett år efter TSMC:s rapporterade A14-plan för 2028. Samtidigt har Tan sagt att Intel ser tidsplanen för 14A som nära linje med TSMC:s A14, eftersom båda processerna befinner sig i samma 1,4-nanometersklass .

Intel blickar redan bortom 14A

Intel planerar inte att stanna vid 14A. Lip-Bu Tan har bekräftat att företaget har inlett utvecklingen av två senare processnoder :

• 10A, en process i 1-nanometersklassen
• 7A, en process under 1 nanometer

Tan presenterade uppgifterna när han diskuterade Intels processplaner vid J.P. Morgans 54:e årliga konferens för teknik, medier och kommunikation i Boston . Beskedet visar att Intel arbetar med en fler­generationsplan för den så kallade ångströmseran, långt bortom 14A.

Slutsats

Den stora nyheten kring den rapporterade 14A2-varianten är den möjliga övergången till dubbelsidig strömförsörjning. Genom att kombinera strömförsörjning från chipets fram- och baksida vill Intel enligt uppgifterna nå ett M0-avstånd på omkring 21 nanometer, jämfört med 28 nanometer i grundversionen .

Intel uppger att 14A redan kan ge upp till cirka 30 procent högre chipdensitet än 18A , men någon exakt densitetssiffra för 14A2 har inte offentliggjorts i de tillgängliga källorna. Den uppdaterade planen pekar mot PDK 0.9 i oktober 2026, riskproduktion 2028 och volymproduktion 2029 .

Det är ungefär ett år senare än TSMC:s rapporterade mål för A14, medan Samsungs tidplan för SF1.4 fortfarande är oklar . Samtidigt utvecklar Intel redan 10A och 7A – ett tecken på att kapplöpningen om allt mindre processnoder fortsätter flera generationer framåt .