Hela läckan om Intel Nova Lake-S: 52 kärnor, 288 MB cache, LGA 1954-sockel och lansering 2027

Intels Nova Lake-S-skrivbordsprocessorer är på väg att bli ett av de mest betydande arkitektursprången från Team Blue på flera år. Läckta detaljer pekar på en massiv ökning av antalet kärnor, en ny 'big last-level cache'-teknik (bLLC) som ska konkurrera med AMD:s 3D V-Cache, och en helt ny plattform som kräver ett nytt moderkort. Här är en faktagranskad sammanfattning baserad på flera läckor från branschkällor och kända läckare – men kom ihåg att inget är officiellt bekräftat av Intel ^I.

bLLC — Intels svar på AMD:s 3D V-Cache ^LWT

bLLC står för Big Last-Level Cache. Läckor beskriver det konsekvent som Intels direkta svar på AMD:s 3D V-Cache / X3D-teknik, med målet att ge en rejäl L3-cacheboost för spel och minneskänsliga arbetsbelastningar ^LWT. Cachens storlek varierar mellan olika SKU-nivåer ^L:

• Core Ultra 9 (flaggskepp): Upp till 288 MB bLLC, uppnått via en design med två beräkningsblock (2 × 144 MB-dies) ^LWH.
• Core Ultra 7: Upp till 144 MB bLLC, troligen på ett enda beräkningsblock ^LIT.
• För lägre SKU:er som Core Ultra 5 och Core Ultra 3 är detaljerna mer osäkra, även om vissa rapporter antyder att bLLC kan dyka upp även i låsta (non-K) varianter ^WI.

Placeringen av bLLC på ringbussen inom varje beräkningsblock är också en arkitektonisk detalj värd att notera ^H. Intels prestandapåståenden mot AMD:s X3D-serie är ännu inte verifierade av oberoende tester ^TT.

Kärnkonfigurationer och effektvarianter

Flaggskepp — 52 kärnor med dubbla beräkningsblock

Den högsta Nova Lake-S-SKU:n uppges ha en design med två beräkningsblock och totalt 52 kärnor med 52 trådar (hyperthreading sägs vara borttaget för denna generation) ^WYI. Flera läckor är överens om denna konfiguration ^WYI:

• 16x 'Coyote Cove' prestandakärnor (P-kärnor) ^WH
• 32x 'Arctic Wolf' effektivitetskärnor (E-kärnor) ^WH
• 4x lågenergi-E-kärnor (LP-E) ^WP
• Totalt: 52 kärnor, 52 trådar ^WPT

En tidigare ryktad 42-kärnig variant uppges ha uppgraderats till 44 kärnor ^WIT. Den nyare konfigurationen beskrivs som 16 P-kärnor, 24 E-kärnor och 4 LP-E-kärnor ^WI. Denna förändring tros frigöra ett fullt aktiverat beräkningsblock som kan användas i andra SKU:er ^T.

Mellanklass — Enkla beräkningsblock

Under flaggskeppet förväntas SKU:er med enkla beräkningsblock. En framträdande ryktad konfiguration är en 28-kärnig modell, som ofta rapporteras som 8 P-kärnor + 16 E-kärnor + 4 LP-E-kärnor ^WTT. Dessa delar förväntas heta Core Ultra 7 och ha 144 MB bLLC ^LF. En annan konfiguration, troligen en 24-kärnig modell (4P+16E+4LPE), har också nämnts ^IT.

Instegsmodeller

Detaljerna för instegsmodellerna Core Ultra 5 och Core Ultra 3 är mer vaga, men läckor antyder konfigurationer som 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE och 4P+4E+4LPE ^WPI. De flesta av dessa förväntas vara modeller med enkla beräkningsblock och utan bLLC ^L. Effektförbrukningen för dessa lägre SKU:er ryktas ligga under 125W ^LP.

Effekt och termisk marginal

Läckor indikerar att effekt- och termisk hantering är ett stort ingenjörsfokus för flaggskeppet med 52 kärnor ^IL. På Computex 2026 viskades det att chippet skulle ha multi-core överklockning, vilket kräver rejäl termisk marginal ^I. Specifika TDP-värden är inte bekräftade av Intel ^I.

Översikt över Nova Lake-S-seriens skrivbordsmodeller

Nova Lake-S-familjen förväntas spänna från instegsmodeller till flaggskepp, segmenterade efter antal beräkningsblock, bLLC-cachens storlek och antalet kärnor ^WLF:

Segment	Läckt kärnkonfiguration	bLLC-cache	Kommentar
Core Ultra 9	16P + 32E + 4LPE (52 kärnor)	288 MB	Dubbla block, flaggskepp LWH
Core Ultra 7	8P + 16E + 4LPE (28 kärnor)	144 MB	Enkelt block, högpresterande LFT
Core Ultra 5	8P + 12E/16E + 4LPE (24-28 kärnor)	Oklart / Inget	Mellanklass, troligen utan bLLC WI
Core Ultra 3	4P + 4E/8E + 4LPE (12-16 kärnor)	Inget	Insteg, låg effekt WP

Beräkningsdelen för flaggskeppet uppges tillverkas på TSMC:s N2P-processnod ^WIH.

Plattform: Sockel, chipset och minne

LGA 1954-sockel

Alla trovärdiga läckor pekar på en ny LGA 1954-sockel för Nova Lake-S, som ersätter LGA 1851-sockeln som används av Arrow Lake-S ^IFE. Detta innebär att befintliga moderkort inte kommer att vara kompatibla ^IT.

900-seriens chipset

Plattformen förväntas lanseras med Intels 900-serie chipset ^IIL. Entusiastrykten nämner specifikt Z990- och Z970-kort, tillsammans med en mainstream-B960-chipset ^WILF.

Minnesstöd — DDR5-8000

Nova Lake-S förväntas ha inbyggt stöd för DDR5-8000-minne ^IFT. Detta är en 25-procentig ökning jämfört med Arrow Lake-S inbyggda DDR5-6400-stöd ^T. Minnesmodulerna kan komma att använda CUDIMM- och CQDIMM-standarder för att nå dessa högre frekvenser ^F.

Lanseringstidslinje: En förskjutning till CES 2027

Lanseringsfönstret för Nova Lake-S har ändrats flera gånger, från slutet av 2026 till början av 2027, baserat på flera läckrapporter ^TIT:

• Tidiga läckor (2025): Målet var sent 2026 eller ett brett 2026-fönster ^TLW.
• Läcka i februari 2026: En försening till CES 2027 rapporterades av en känd läckare ^T.
• Rykten från Computex 2026 (juni 2026): Branschkällor antydde en lansering under första kvartalet 2027, med ett officiellt tillkännagivande på CES 2027 och butikslansering några veckor senare ^I. Vissa rapporter antyder att flaggskeppet med 52 kärnor kan komma 2-3 månader efter den initiala lanseringen av 28-kärnorsmodellen, möjligen runt Computex 2027 ^W.

Aktuell bedömning: Den mest konsekventa läckbaserade konsensus pekar på en lansering under första kvartalet 2027 med ett evenemang på CES 2027, följt av butikslansering ^I. Intel har inte officiellt bekräftat några datum ^I.

Viktiga förbehåll

• Inget är officiellt bekräftat av Intel. De första konkreta detaljerna om sockel, moderkort och chipset är fortfarande på läcknivå ^I.
• Lanseringstidslinjer har ändrats flera gånger och kan komma att ändras igen ^IT.
• bLLC-prestanda jämfört med AMD:s 3D V-Cache är helt obevisad tills oberoende tester finns tillgängliga ^TT.
• Vissa läckor är oense om specifika kärnantal och SKU-namn, så behandla exakta lineup-detaljer som spekulativa ^WW.