Det är viktigt att siffrorna för prestanda och energieffektivitet är prognoser från ett forskningsprojekt, inte mätningar från kommersiella produkter.
Traditionellt har transistorer krympts och placerats sida vid sida på en i huvudsak plan yta. Den metoden har utvecklats från FinFET till så kallade nanosheet-transistorer, men möter allt större fysiska och tekniska begränsningar.
NanoStack försöker i stället utnyttja chipets höjd. IBM staplar nanosheet-transistorer vertikalt i tre dimensioner och använder wafer bonding – en metod för att sammanfoga olika skikt av halvledarmaterial .
Konstruktionen fungerar som en variant av CFET, eller complementary field-effect transistor. Det innebär att en n-typstransistor och en p-typstransistor placeras ovanpå varandra i stället för bredvid varandra. På så sätt kan mer logik rymmas på samma kiselyta, samtidigt som avståndet mellan transistorerna blir kortare .
IBM beskriver NanoStack som ett ”universellt ramverk” för hur transistorer kan arrangeras . Företaget har dessutom visat upp ett fungerande prototypchip med 0,7-nanometersnod – enligt IBM den första offentliga demonstrationen av fungerande CMOS-logik under 1 nanometer .
AI-beräkningar kräver stora mängder transistorer och snabb tillgång till data. Tätare transistorpackning kan därför ge mer beräkningskapacitet på samma yta, medan effektivare energianvändning kan minska värmeutveckling och strömförbrukning.
IBM uppskattar teoretiskt att AI-acceleratorer byggda med 7A-teknik skulle kunna nå omkring 7 000 TOPS – biljoner operationer per sekund – jämfört med cirka 1 500 TOPS för dagens ledande noder. Det skulle motsvara ungefär 4,7 gånger högre beräkningskapacitet, även om siffran bygger på IBM:s egna uppskattningar och inte på färdiga produkter .
IBM är tydligt med att NanoStack fortfarande befinner sig på forskningsstadiet. Företaget tillverkar inte heller egna chip i stora volymer. I stället planerar IBM att licensiera NanoStack-designen till tillverkningspartner och så kallade foundries, alltså företag som producerar chip åt andra bolag .
Den modellen ligger i linje med IBM:s tidigare sätt att kommersialisera halvledarinnovationer genom samarbeten. Om tidsplanen håller kan partner börja tillverka kommersiella chip med tekniken om ungefär fem år . IBM har samtidigt skissat på en långsiktig färdplan mot processnoder på 0,1 nanometer, eller 1 ångström .
Halvledarindustrin använder allt oftare uttrycket ångströmseran för nästa fas i utvecklingen, där processnoderna går under 1 nanometer. IBM:s besked placerar företaget i samma tekniska kapplöpning som TSMC, Samsung och Intel .
Men en processnod är inte ensam ett mått på hur snabbt eller energieffektivt ett färdigt chip blir. Tillverkning i stor skala kräver att prototypen kan produceras med hög precision, god avkastning och rimliga kostnader. Därför är steget från laboratoriedemonstration till massproduktion minst lika avgörande som själva 0,7-nanometersmålet.
Som Huiming Bu, IBM:s chef för global forskning och utveckling inom halvledare, uttryckte det vid presentationen: ”NanoStack är inte en enda innovation. Det är en plattform för transistorer som kan möjliggöra fortsatt skalning under ytterligare ett årtionde. Vi håller på att göra den redo för tillverkning.”