Huaweis LogicFolding: så ska Kirin 2026 sänka energiförbrukningen med 3D-stapling

Huawei försöker med LogicFolding få ut högre prestanda och bättre energieffektivitet ur fysisk chipdesign och 3D-integration, snarare än genom att krympa transistorer i en nyare tillverkningsnod. För den föreslagna mobilprocessorn Kirin 2026 delas kretsar upp mellan två aktiva kisellager som sammanfogas ansikte mot ansikte med tät hybridbindning. Tanken är enkel: kretsblock som kommunicerar ofta ska komma närmare varandra, så att signalerna får kortare väg att färdas. 23

De redovisade förbättringarna måste dock läsas som Huaweis egna uppgifter, baserade på företagets metod och jämförelse med Kirin 9030 Pro. De visar inte att Huawei har uppnått en motsvarande ny litografinod, och de innebär inte heller att alla typer av arbetslaster får samma vinst. 23

Två aktiva lager i stället för ett plant chip

I ett traditionellt plant chip ligger merparten av logiken på ett enda kiselplan. När konstruktionen växer behöver data- och klocksignaler ibland färdas över långa metallledningar. LogicFolding delar i stället digitala, analoga och minnesrelaterade kretsar mellan vertikalt staplade aktiva lager. Hybridbindningarna skapar ett tätt nät av vertikala anslutningar mellan lagren. 23

Rapporter som bygger på Huaweis material om Tau Scaling beskriver för Kirin 2026 ett hybridbindningsavstånd på cirka 1,5 mikrometer och omkring 50 miljoner vertikala förbindelser. Enligt Huawei ökar transistortätheten, mätt enligt företagets egen metod, från 155 MTr/mm² till 238 MTr/mm² – ungefär 53,5 till 55 procent – trots att samma processnod används som för Kirin 9030 Pro. 35

Det är därför mer korrekt att tala om effektiv transistortäthet. Förbättringen kommer av hur kretsarna placeras och kopplas samman, inte nödvändigtvis av att varje transistor i sig har blivit mindre.

Därför kan kortare ledningar spara ström

Den tekniska kärnan är att långa metallledningar har både resistans och kapacitans. En signal på en lång ledning tar tid att sprida sig, och varje gång ledningens kapacitans laddas och laddas ur går dynamisk energi åt.

Genom att placera tätt sammankopplad logik i motstående lager vill Huawei ersätta vissa långa sidledes förbindelser med betydligt kortare vertikala hopp. I princip kan det:

• minska fördröjningen i tidskritiska signalvägar;
• korta rutterna för klockdistributionen;
• minska behovet av signalförstärkare och klockbuffertar;
• sänka ledningarnas kapacitans; och
• ge större tidsmarginaler, eller samma prestanda vid lägre spänning.

Det är grunden för Huaweis begrepp Tau (τ) Scaling: tekniska framsteg ska inte bara mätas i transistorernas dimensioner, utan även i tiden det tar för signaler att röra sig genom kretsen och systemet. Huawei beskriver uttryckligen LogicFolding som ett sätt att komprimera signalfördröjningen och samtidigt förbättra täthet och energieffektivitet.

Fokus ligger på att flytta data, inte bara på att växla transistorer

Huawei hävdar inte att transistorer kan växla utan energikostnad. Poängen är i stället att dataförflyttning och klockdistribution i stora, moderna processorer kan stå för en betydande del av den dynamiska effektförbrukningen. Varje lång sträcka i metallagren – och varje buffert som behövs för att driva signalen – skapar ytterligare växlingsaktivitet.

Fysisk närhet blir därmed viktig. Om ett block som producerar data kan placeras nära blocket som använder den, behöver chipet lägga mindre tid och energi på att transportera signalerna. LogicFolding är alltså lika mycket en strategi för lokalitet i chipet som en paketeringsteknik. 2

Huaweis siffror för Kirin 2026

Jämförelsen med Kirin 9030 Pro gäller samma prestanda: Huawei säger att den nya arkitekturen kan sänka den totala effektförbrukningen med 41 procent vid jämförbar prestanda, samtidigt som den uppmätta transistortätheten ökar med omkring 55 procent. Företaget uppger också 5,6 procent lägre effekttäthet under de angivna driftförhållandena. 47

Huaweis material beskriver dessutom större påstådda besparingar i starkt parallella delsystem: 66 procent lägre NPU-effekt, 58 procent lägre GPU-effekt och 41 procent lägre effekt för CPU:ns stora kärna jämfört med den tidigare plana konstruktionen under den aktuella jämförelsen. 1

Mönstret är tekniskt rimligt. NPU:er för AI och GPU:er innehåller ofta många regelbundna, kommunikationsintensiva enheter. Där kan det finnas fler möjligheter att lägga producenter, konsumenter och lokalt minne nära varandra över de två lagren. En CPU kan också dra nytta av kortare signalvägar, men dess beroenden är mer begränsande.

Varför seriellt CPU-arbete är svårare

En CPU kör ofta seriella instruktioner där resultatet från en operation behövs innan nästa kan påbörjas. Sådana beroendekedjor begränsar hur fritt arbetet kan delas upp mellan olika fysiska områden i chipet.

3D-placering kan fortfarande minska vissa kostnader för ledningar och klockdistribution, men den kan inte ta bort det grundläggande behovet av att invänta beroende resultat. Det bidrar till att förklara varför Huaweis uppgivna besparing för CPU:n är mindre än de rapporterade besparingarna för NPU och GPU. 1

Värme, utbyte och kostnad är de stora riskerna

Att stapla aktiv logik innebär svåra konstruktionsproblem. Värmen måste ledas bort från tätt packade aktiva lager, samtidigt som strömförsörjning, testning, felsökning och reparation blir mer komplicerade. Justeringen av kiselskivorna och fel i bindningarna kan också påverka tillverkningsutbytet, medan en konstruktion med flera lager kan öka både process- och paketeringskostnaden.

Det är avgörande eftersom värdet av 3D-integration beror på om tekniken kan tillverkas tillförlitligt och i stora volymer – inte bara fungera i en lovande fysisk design. Reuters beskrev Huaweis bredare strategi som en möjlig väg runt vissa begränsningar från sanktioner, men konstaterade samtidigt att det återstår att se om den är ett verkligt genombrott.

Nästa steg: Kirin 2027

Huaweis nästa färdplanssteg är mer offensivt: 1 mikrometers hybridbindningsavstånd och över 100 miljoner vertikala förbindelser för Kirin 2027. Företaget har även angett ett mål om 47 procents lägre effekt vid samma prestanda och ett långsiktigt mål på 720 nm avstånd i det översta metallagret, samtidigt som antalet vertikala länkar ska överstiga 100 miljoner. Det är framåtblickande mål, inte oberoende verifierade resultat från produkter i handeln. 15

Ett tätare bindningsavstånd kan göra vertikala anslutningar användbara för en större del av chipets logik. Samtidigt skärps kraven på inriktning, defektkontroll, designverktyg, värmehantering och testning.

Betydelsen under exportrestriktioner

LogicFolding är strategiskt intressant eftersom tekniken söker förbättringar utan att enbart vara beroende av den allra nyaste litografiutrustningen. Men den får inte tillverkningsbegränsningarna att försvinna. USA:s exportkontroller omfattar fortsatt kategorier av avancerade chip, utrustning och närliggande teknik som är relevanta för avancerad halvledartillverkning i Kina.

Huaweis 3D-ansats bör därför ses som en kompletterande metod för skalning: den kan få ut mer kapacitet ur en given processteknik, men kräver fortfarande avancerad bindningsteknik, metrologi, designautomation och tillverkning.

Slutsats

Kirin 2026 och LogicFolding flyttar fokus i chipskalning till kortare signalvägar. Två aktivt hybridbundna lager kan ge högre placeringstäthet och minska fördröjning och energiförbrukning från långa förbindelser – särskilt i parallella och dataintensiva block som NPU och GPU.

Rubriksiffrorna – omkring 55 procent högre effektiv transistortäthet och 41 procent lägre effekt vid samma prestanda – är fortfarande Huaweis egna uppgifter. Det verkliga testet blir om arkitekturen kan infria löftena om effektivitet, värmehantering, tillverkningsutbyte och kostnad i mobilprocessorer som produceras i stor skala. 237