Den 28 maj 2026 kallade Jensen Huang Huaweis Tau skalning ett genombrott för Huawei, men inte ett hot mot TSMC. Tau skalning flyttar fokus från mindre transistorer till kortare signalvägar genom tredimensionella kretsar, chipstapling och avancerade förbindelser.
Publicerad avRedigerad med GPT-5.6 LunaBilder genererade med GPT Image 1.5
Research answer

Create a landscape editorial hero image for this Studio Global article: What did NVIDIA CEO Jensen Huang say during his May 28, 2026 visit to Taiwan about Huawei’s newly proposed Tau (τ) Scaling Law—particularly. Article summary: Huang’s reported message was essentially: Huawei’s Tau approach is “a breakthrough for Huawei,” but it is “not a threat to TSMC,” because it is an alternative use of 3D integration rather than a new replacement for leadi. Topic tags: general, general web, news, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
Jensen Huangs budskap i Taiwan var mer nyanserat än avfärdande: Huaweis Tau Scaling Law är ett betydande genombrott för Huawei, men utgör i nuläget inget hot mot TSMC. Hans argument var att Huawei använder en lovande strategi för tredimensionell integration i ett område som TSMC och andra chiptillverkare har utvecklat i många år. 6
7
13
Skillnaden är viktig eftersom Huaweis besked ibland har tolkats som ett tecken på att företaget redan har nått tillverkning på 2, 1 eller 1,4 nanometer. Det tillgängliga underlaget stöder en mer begränsad slutsats: Huawei har föreslagit ett sätt att öka den effektiva transistordensiteten och signalhastigheten utan att enbart förlita sig på fortsatt litografisk förminskning. Arkitekturen måste dock fortfarande bevisa sin prestanda, tillverkningsutbyte, värmehantering och ekonomi i stor skala. 1
3
17
Traditionell halvledarskalning handlar i stor utsträckning om att göra transistorerna mindre. Huaweis Tau Scaling Law föreslår i stället att signalerna ska färdas snabbare genom att minska fördröjningen mellan komponenter, kretsar, chip och hela system. Den grekiska bokstaven τ syftar på den tid som förknippas med denna fördröjning. 2
5
Den arkitektoniska teknik som Huawei presenterade tillsammans med principen kallas LogicFolding. Den organiserar om kretsar som normalt placeras i en platt, tvådimensionell struktur och bygger upp dem i tätare vertikala lager. Målet är att placera logik, analoga funktioner och minne närmare varandra, så att kritiska signalvägar blir kortare och den effektiva densiteten ökar utan att ett helt nytt transistornod krävs. 1
2
7
Rapporter om Huangs uttalanden beskriver en kombination av chipletstapling och hybrid bonding – en teknik för att binda samman chip med mycket täta anslutningar. På så sätt skulle antalet transistorer i ett chip potentiellt kunna fördubblas, tredubblas eller till och med fyrdubblas utan att ledarbredden i halvledarprocessen minskar. Det är rapporterade möjligheter med metoden, inte oberoende verifierade resultat från en produkt som säljs på marknaden. 6
12
För Huawei är lockelsen både teknisk och strategisk. En arkitektur som kan utvinna mer prestanda eller högre densitet ur befintliga tillverkningsprocesser kan ge företaget en alternativ väg framåt när tillgången till vissa avancerade chipverktyg är begränsad. Huawei har sagt att företagets avancerade chip kan nå en transistordensitet motsvarande en 1,4-nanometersprocess senast 2031. 4
17
Om målet nås skulle det vara betydelsefullt. Det skulle visa att systemarkitektur, signalanslutningar och kapsling kan komplettera transistorskalning när fysisk förminskning blir svårare eller mindre tillgänglig.
Men ”motsvarande 1,4 nanometer” är inte samma sak som att tillverka transistorer på en verklig 1,4-nanometersprocess. Huaweis mål gäller motsvarande transistordensitet, och tillgängliga rapporter säger att företaget inte har presenterat oberoende prestandadata som visar att framtida chip skulle matcha den totala prestandan, energieffektiviteten, tillverkningsutbytet eller tillförlitligheten hos en ledande 1,4-nanometersprocess. 1
3
17
Huangs jämförelse handlade i grunden om mognad och genomförandeförmåga. TSMC har under flera år utvecklat stapling av chipdelar, tredimensionell integration och avancerad kapsling som komplement till traditionell transistorskalning. I rapporteringen av Huangs uttalanden sade han att TSMC och Taiwan har haft närliggande teknik i omkring ett decennium. 7
12
13
TSMC:s egen kommentar gjorde en liknande åtskillnad och beskrev Huaweis förslag som ”3D-skalning, inte revolutionerande”. Samtidigt betonade företaget att avancerad kapsling, chipstapling och andra integrationsmetoder blir allt viktigare vid sidan av fortsatta förbättringar av transistordensiteten.
Det betyder inte att Huaweis arbete är oviktigt. Däremot innebär det att LogicFolding inte automatiskt ersätter TSMC:s processteknik eller tillverkningsekosystem. TSMC kan kombinera mindre transistorer med avancerad kapsling, medan Huawei presenterar vertikal integration som ett mer centralt alternativ till fortsatt geometrisk förminskning.
Den verkliga konkurrensfrågan är därför inte vem som först beskriver 3D-integration, utan vem som kan designa, tillverka, binda samman, testa och massproducera hela systemet med hög tillförlitlighet och rimliga kostnader.
En staplad konstruktion kan korta signalvägarna, men fler vertikala lager skapar samtidigt svåra ingenjörsproblem. Värmen måste ledas bort från en tätare struktur, bindnings- och efterbehandlingsstegen måste ge hög produktionseffektivitet och den färdiga konstruktionen måste kunna verifieras och testas. Verktyg för elektronisk designautomation, värmehantering, felsökning och massproduktion kan alla bli mer komplicerade när fler funktioner byggs in vertikalt. 1
3
6
Detta är särskilt viktigt eftersom Huaweis närmaste tydliga milstolpe fortfarande är en plan. Företaget har sagt att Kirin-chip för smartphones med Tau-arkitekturen LogicFolding ska lanseras hösten 2026. Rapporter noterar dock att produkten ännu inte har levererat oberoende benchmarkresultat eller etablerat en bekräftad historik av högvolymstillverkning. 3
17
Det första verkliga testet blir om ett Kirin-chip med LogicFolding ger mätbara fördelar i riktiga produkter – inte bara i arkitektoniska prognoser. Viktiga datapunkter blir oberoende prestandatester, energiförbrukning, uthållig värmeprestanda, tillverkningsutbyte och bevis på att Huawei kan producera konstruktionen i kommersiellt relevanta volymer.
Det långsiktiga testet är Huaweis mål för 2031. Även om företaget når en transistordensitet motsvarande 1,4 nanometer bör resultatet bedömas separat från själva processnamnet. Ett chips prestanda avgörs av mer än antalet transistorer: även signalanslutningar, minnesåtkomst, strömförsörjning, kylning, programvara, kapslingskvalitet och produktionsjämnhet spelar roll.
Huangs rapporterade ståndpunkt kan sammanfattas så här: Huaweis Tau Scaling Law kan vara ett stort inhemskt genombrott eftersom den erbjuder en trovärdig alternativ väg till högre chipdensitet och snabbare signaler. Men tekniken är ännu inget nära förestående hot mot TSMC:s ledande kapacitet inom tillverkning och avancerad kapsling. 6
13
Den mest rättvisa tolkningen är alltså inte att Huawei redan har uppnått tillverkning på 2, 1 eller 1,4 nanometer. Snarare har Huawei föreslagit en tredimensionell arkitektur som kan pressa fram mer användbar prestanda ur mindre avancerad tillverkning. Nu måste företaget bevisa detta med oberoende resultat och stabil massproduktion. 1
3
17
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Den 28 maj 2026 kallade Jensen Huang Huaweis Tau skalning ett genombrott för Huawei, men inte ett hot mot TSMC.
Den 28 maj 2026 kallade Jensen Huang Huaweis Tau skalning ett genombrott för Huawei, men inte ett hot mot TSMC. Tau skalning flyttar fokus från mindre transistorer till kortare signalvägar genom tredimensionella kretsar, chipstapling och avancerade förbindelser.
Ett Kirin chip med LogicFolding planeras till hösten 2026, men oberoende prestandatester och bevis på massproduktion saknas ännu.
Den 28 maj 2026 kallade Jensen Huang Huaweis Tau skalning ett genombrott för Huawei, men inte ett hot mot TSMC. Tau skalning flyttar fokus från mindre transistorer till kortare signalvägar genom tredimensionella kretsar, chipstapling och avancerade förbindelser.
Publicerad avRedigerad med GPT-5.6 LunaBilder genererade med GPT Image 1.5
Research answer

Create a landscape editorial hero image for this Studio Global article: What did NVIDIA CEO Jensen Huang say during his May 28, 2026 visit to Taiwan about Huawei’s newly proposed Tau (τ) Scaling Law—particularly. Article summary: Huang’s reported message was essentially: Huawei’s Tau approach is “a breakthrough for Huawei,” but it is “not a threat to TSMC,” because it is an alternative use of 3D integration rather than a new replacement for leadi. Topic tags: general, general web, news, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
Jensen Huangs budskap i Taiwan var mer nyanserat än avfärdande: Huaweis Tau Scaling Law är ett betydande genombrott för Huawei, men utgör i nuläget inget hot mot TSMC. Hans argument var att Huawei använder en lovande strategi för tredimensionell integration i ett område som TSMC och andra chiptillverkare har utvecklat i många år. 6
7
13
Skillnaden är viktig eftersom Huaweis besked ibland har tolkats som ett tecken på att företaget redan har nått tillverkning på 2, 1 eller 1,4 nanometer. Det tillgängliga underlaget stöder en mer begränsad slutsats: Huawei har föreslagit ett sätt att öka den effektiva transistordensiteten och signalhastigheten utan att enbart förlita sig på fortsatt litografisk förminskning. Arkitekturen måste dock fortfarande bevisa sin prestanda, tillverkningsutbyte, värmehantering och ekonomi i stor skala. 1
3
17
Traditionell halvledarskalning handlar i stor utsträckning om att göra transistorerna mindre. Huaweis Tau Scaling Law föreslår i stället att signalerna ska färdas snabbare genom att minska fördröjningen mellan komponenter, kretsar, chip och hela system. Den grekiska bokstaven τ syftar på den tid som förknippas med denna fördröjning. 2
5
Den arkitektoniska teknik som Huawei presenterade tillsammans med principen kallas LogicFolding. Den organiserar om kretsar som normalt placeras i en platt, tvådimensionell struktur och bygger upp dem i tätare vertikala lager. Målet är att placera logik, analoga funktioner och minne närmare varandra, så att kritiska signalvägar blir kortare och den effektiva densiteten ökar utan att ett helt nytt transistornod krävs. 1
2
7
Rapporter om Huangs uttalanden beskriver en kombination av chipletstapling och hybrid bonding – en teknik för att binda samman chip med mycket täta anslutningar. På så sätt skulle antalet transistorer i ett chip potentiellt kunna fördubblas, tredubblas eller till och med fyrdubblas utan att ledarbredden i halvledarprocessen minskar. Det är rapporterade möjligheter med metoden, inte oberoende verifierade resultat från en produkt som säljs på marknaden. 6
12
För Huawei är lockelsen både teknisk och strategisk. En arkitektur som kan utvinna mer prestanda eller högre densitet ur befintliga tillverkningsprocesser kan ge företaget en alternativ väg framåt när tillgången till vissa avancerade chipverktyg är begränsad. Huawei har sagt att företagets avancerade chip kan nå en transistordensitet motsvarande en 1,4-nanometersprocess senast 2031. 4
17
Om målet nås skulle det vara betydelsefullt. Det skulle visa att systemarkitektur, signalanslutningar och kapsling kan komplettera transistorskalning när fysisk förminskning blir svårare eller mindre tillgänglig.
Men ”motsvarande 1,4 nanometer” är inte samma sak som att tillverka transistorer på en verklig 1,4-nanometersprocess. Huaweis mål gäller motsvarande transistordensitet, och tillgängliga rapporter säger att företaget inte har presenterat oberoende prestandadata som visar att framtida chip skulle matcha den totala prestandan, energieffektiviteten, tillverkningsutbytet eller tillförlitligheten hos en ledande 1,4-nanometersprocess. 1
3
17
Huangs jämförelse handlade i grunden om mognad och genomförandeförmåga. TSMC har under flera år utvecklat stapling av chipdelar, tredimensionell integration och avancerad kapsling som komplement till traditionell transistorskalning. I rapporteringen av Huangs uttalanden sade han att TSMC och Taiwan har haft närliggande teknik i omkring ett decennium. 7
12
13
TSMC:s egen kommentar gjorde en liknande åtskillnad och beskrev Huaweis förslag som ”3D-skalning, inte revolutionerande”. Samtidigt betonade företaget att avancerad kapsling, chipstapling och andra integrationsmetoder blir allt viktigare vid sidan av fortsatta förbättringar av transistordensiteten.
Det betyder inte att Huaweis arbete är oviktigt. Däremot innebär det att LogicFolding inte automatiskt ersätter TSMC:s processteknik eller tillverkningsekosystem. TSMC kan kombinera mindre transistorer med avancerad kapsling, medan Huawei presenterar vertikal integration som ett mer centralt alternativ till fortsatt geometrisk förminskning.
Den verkliga konkurrensfrågan är därför inte vem som först beskriver 3D-integration, utan vem som kan designa, tillverka, binda samman, testa och massproducera hela systemet med hög tillförlitlighet och rimliga kostnader.
En staplad konstruktion kan korta signalvägarna, men fler vertikala lager skapar samtidigt svåra ingenjörsproblem. Värmen måste ledas bort från en tätare struktur, bindnings- och efterbehandlingsstegen måste ge hög produktionseffektivitet och den färdiga konstruktionen måste kunna verifieras och testas. Verktyg för elektronisk designautomation, värmehantering, felsökning och massproduktion kan alla bli mer komplicerade när fler funktioner byggs in vertikalt. 1
3
6
Detta är särskilt viktigt eftersom Huaweis närmaste tydliga milstolpe fortfarande är en plan. Företaget har sagt att Kirin-chip för smartphones med Tau-arkitekturen LogicFolding ska lanseras hösten 2026. Rapporter noterar dock att produkten ännu inte har levererat oberoende benchmarkresultat eller etablerat en bekräftad historik av högvolymstillverkning. 3
17
Det första verkliga testet blir om ett Kirin-chip med LogicFolding ger mätbara fördelar i riktiga produkter – inte bara i arkitektoniska prognoser. Viktiga datapunkter blir oberoende prestandatester, energiförbrukning, uthållig värmeprestanda, tillverkningsutbyte och bevis på att Huawei kan producera konstruktionen i kommersiellt relevanta volymer.
Det långsiktiga testet är Huaweis mål för 2031. Även om företaget når en transistordensitet motsvarande 1,4 nanometer bör resultatet bedömas separat från själva processnamnet. Ett chips prestanda avgörs av mer än antalet transistorer: även signalanslutningar, minnesåtkomst, strömförsörjning, kylning, programvara, kapslingskvalitet och produktionsjämnhet spelar roll.
Huangs rapporterade ståndpunkt kan sammanfattas så här: Huaweis Tau Scaling Law kan vara ett stort inhemskt genombrott eftersom den erbjuder en trovärdig alternativ väg till högre chipdensitet och snabbare signaler. Men tekniken är ännu inget nära förestående hot mot TSMC:s ledande kapacitet inom tillverkning och avancerad kapsling. 6
13
Den mest rättvisa tolkningen är alltså inte att Huawei redan har uppnått tillverkning på 2, 1 eller 1,4 nanometer. Snarare har Huawei föreslagit en tredimensionell arkitektur som kan pressa fram mer användbar prestanda ur mindre avancerad tillverkning. Nu måste företaget bevisa detta med oberoende resultat och stabil massproduktion. 1
3
17
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Den 28 maj 2026 kallade Jensen Huang Huaweis Tau skalning ett genombrott för Huawei, men inte ett hot mot TSMC.
Den 28 maj 2026 kallade Jensen Huang Huaweis Tau skalning ett genombrott för Huawei, men inte ett hot mot TSMC. Tau skalning flyttar fokus från mindre transistorer till kortare signalvägar genom tredimensionella kretsar, chipstapling och avancerade förbindelser.
Ett Kirin chip med LogicFolding planeras till hösten 2026, men oberoende prestandatester och bevis på massproduktion saknas ännu.