TSMC:s vd varnar: Bristen på AI-chip kommer bestå i åratal

Siffrorna understryker att den globala ruschen bland företag att bygga ut AI-infrastruktur fortsätter att vara en kraftfull och uthållig medvind för världens största kontraktstillverkare av chip .

Vd:ns skarpa varning: "Vi kan bara producera en viss mängd"

Vid bolagets årliga bolagsstämma i Hsinchu den 4 juni 2026 levererade styrelseordförande och vd C.C. Wei en nykter prognos vid sidan av de strålande finansiella resultaten. Han varnade för att TSMC:s globala chiptillgång inte kommer att kunna möta den AI-drivna efterfrågan under "mycket lång tid", och att produktionskapaciteten, inte bara wafer-ordrar, är den fundamentala flaskhalsen .

"Vi arbetar mycket hårt, men efterfrågan är hög och vi kan bara producera en viss mängd", sade Wei till aktieägarna och bekräftade att kapaciteten för avancerade noder i praktiken är slutsåld och att efterfrågan ligger ungefär 25 till 30 procent över vad TSMC för närvarande kan producera . Denna strukturella brist förväntas bestå även när mer tillverkningskapacitet tas i drift i USA under de kommande åren .

Prissättningsstrategi: Disciplin före girighet

Wei drog en skarp linje mellan TSMC:s strategi och de aggressiva prisökningarna som skett inom minneskretsindustrin. Han uteslöt uttryckligen att införa samma typ av plötsliga, volatila prishöjningar och motiverade beslutet med ett åtagande för långsiktiga kundrelationer .

"Det är inte hållbart. Vi är fokuserade på att bygga förtroende på lång sikt", sade Wei och särskiljde därmed TSMC:s modell från prissättning som liknar den på spotmarknaden .

Men detta betyder inte att priserna ligger stilla. På den direkta frågan om han skulle vilja höja priserna svarade Wei: "Det skulle jag vilja göra... vi måste fortfarande tjäna pengar", vilket indikerar att gradvisa prisjusteringar är aktuella . Rapporter antyder att TSMC planerar prisökningar på 5–10 procent för sina avancerade processtekniker under 2026, drivet av inflationstryck på material, utrustning och tillverkningskostnader .

Slutsatsen: TSMC:s priser kommer att stiga stadigt och förutsägbart, inte abrupt – en kritisk signal för hela elektronikförsörjningskedjan.

Nästa stora kliv: Inuti CoPoS-paketeringstekniken

Utöver den omedelbara kapacitetsbristen förbereder TSMC ett fundamentalt skifte i hur de mest kraftfulla AI-chippen sätts samman. Deras nästa generations avancerade paketeringsteknik, kallad CoPoS (Chip-on-Panel-on-Substrate) , är på väg mot massproduktion under andra halvåret 2028, enligt den framstående analytikern Ming-Chi Kuo och flera branschrapporter .

Vad är CoPoS?

CoPoS är en lösning för panelbaserad så kallad fan-out panel-level packaging (FOPLP) som innebär ett radikalt avsteg från den traditionella 300 mm runda kiselskivan som varit branschstandard i årtionden. Istället använder man sig av stora, rektangulära paneler – typiskt 310 mm × 310 mm i den nuvarande fasen – för att montera chip .

Den tekniska arkitekturen involverar en kärna av glas med uppbyggnadslager av så kallad ABF-film (Ajinomoto Build-up Film) på båda sidor. Själva chippen placeras på ytan av dessa lager, och sammankopplingar hanteras av ett omdistributionslager (RDL) på chipsidan och av själva ABF-lagren . Denna design möjliggör enorma, komplexa paket som är fysiskt omöjliga med dagens CoWoS-teknik (Chip on Wafer on Substrate).

Varför det spelar roll för AI

Övergången från runda plattor till kvadratiska paneler löser en kritisk tillverkningsflaskhals för nästa generations AI-acceleratorer. En rund 300 mm wafer har en areaeffektivitet på cirka 57 procent. En kvadratisk panel på 310 mm × 310 mm ökar effektiviteten till över 87 procent, vilket ger mer än fem gånger så stor användbar yta .

Detta har en dramatisk inverkan på produktionen. För ett stort chip som Nvidias B200-klass GPU kan ett standard CoWoS-substrat ge omkring 4 enheter. Samma yta på en CoPoS-panel kan producera mellan 9 och 16 enheter, vilket dramatiskt förbättrar tillverkningsekonomin .

CoPoS är uttryckligen designat för ultrastora paket som överstiger 9,5 gånger standardstorleken för en fotomask (reticle) – heterogena system så stora att de helt enkelt inte kan byggas med dagens verktyg . Detta är den typ av chip som krävs för nästa decenniums AI-modeller.

Målet: Nvidias AI-GPU "Feynman"

Flera rapporter, inklusive de från Ming-Chi Kuo, pekar på Nvidias nästa generations Feynman AI GPU-arkitektur som den sannolika debutprodukten för CoPoS . Även om tidiga rykten kort nämnde Intels nästa generations chip pekar nuvarande konsensus tydligt ut Nvidia som den ledande kunden .

Nvidia förväntas para ihop Feynman-arkitekturen med TSMC:s avancerade A16-processteknik, som ska börja massproduceras under andra halvåret 2026, för en chiplansering planerad till 2028 . Genom att säkra tidig tillgång till både A16-processen och den nya CoPoS-paketeringen cementerar Nvidia en flerårig konkurrensfördel inom AI-hårdvara .

En global produktionstidslinje

Utvecklingsplanen är redan i rörelse, med parallella insatser i Taiwan och USA:

• Pilotlinje (Taiwan): TSMC:s CoPoS-pilotlinje etableras vid deras anläggning i Longtan, driven av dotterbolaget VisEra. Leveranser av verktyg till FoU-team började i februari 2026, och hela pilotlinjen är på väg att färdigställas senast juni 2026 . Testproduktion väntas i slutet av 2026 till början av 2027, följt av processvalidering under 2028 .
• Volymproduktion (Taiwan): Massproduktion vid TSMC:s nya anläggning i Chiayi planeras att trappas upp mellan andra halvåret 2028 och 2029 .
• Expansion i USA: TSMC planerar en dedikerad CoPoS-paketeringsanläggning i Arizona, med förproduktion planerad till slutet av 2027 och volymproduktion till 2029. Detta markerar ett strategiskt skifte för att säkra hela AI-datorstacken på amerikansk mark .

Strategisk betydelse

CoPoS är inte bara en kostnadsbesparande åtgärd; det är ett defensivt och offensivt strategiskt vapen. Det förlänger TSMC:s överväldigande ledarskap inom avancerad paketering, och Kuo uppskattar att konkurrensfördelen kommer att vara synlig fram till ungefär 2032 . För AI-industrin kommer det att låsa upp en ny klass av fysiskt större och mer kraftfulla acceleratorer bortom gränserna för dagens teknik, och hålla Moores lag vid liv i en tid av massiva AI-modeller.