Intel анонсировала EMIB T (Embedded Multi die Interconnect Bridge с TSV) — шаг контактов 36/35 мкм на упаковке 2× ретикула, что на 65% плотнее, чем в Granite Rapids; запуск в производство в 2026 году. Технология распределенного андерфилла (DMU) решает проблему растрескивания и пустот при герметизации упаковок размер...

Create a landscape editorial hero image for this Studio Global article: What technical breakthrough did Intel announce in advanced chip packaging at its Rio Rancho facility, how does it solve underfill encapsulat. Article summary: Here is a comprehensive breakdown of Intel's recent advanced packaging announcements and the competitive landscape.. Topic tags: general, general web, user generated, education. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illu
Завод Intel в Рио-Ранчо (Нью-Мексико) стал центром крупного прорыва в области передовой упаковки полупроводников. Компания представила набор технологий, призванных разрушить физические ограничения упаковки чипов, позволив создавать сверхбольшие многокристальные ИИ-ускорители с потребляемой мощностью в несколько киловатт, что невозможно при использовании современных стандартных методов. В основе этого направления лежит EMIB-T — технология межсоединений следующего поколения, решающая задачи подачи питания, механической надежности и терморегуляции для самых крупных из когда-либо разработанных корпусов.
Центральная инновация Intel — EMIB-T (Embedded Multi-die Interconnect Bridge with Through-Silicon Vias), подробно описанная на конференции ECTC 2026. EMIB-T добавляет вертикальные сквозные кремниевые переходы (TSV) к существующим кремниевым мостам EMIB, обеспечивая как более плотные боковые межсоединения, так и вертикальную подачу питания через сам мост . Intel подтвердила работоспособность EMIB-T с шагом контактов 36/35 мкм на корпусе размером 2× ретикула — это на 65% выше плотности контактов по сравнению с шагом 45 мкм, используемым в процессорах Granite Rapids
. Ожидается, что технология поступит в производство на фабриках уже в 2026 году
.
Одна из самых сложных задач для сверхбольших корпусов — механическое напряжение и образование пустот при герметизации андерфиллом. Intel использует для этого технологию распределенного формовочного андерфилла (DMU). Распределяя материал андерфилла по нескольким зонам дозирования, DMU предотвращает растрескивание, расслоение и образование пустот в корпусах, которые значительно превышают стандартный размер одного ретикула . Это критически важно, поскольку дорожная карта Intel предусматривает создание корпусов размером более 12× ретикула к 2028 году, а компания уже продемонстрировала концептуальную возможность масштабирования до 24× ретикула для будущих сверхчипов ИИ
.
Intel опубликовала четкую дорожную карту — от текущего производства до будущих целей :
Кроме того, Intel продемонстрировала толстую стеклянную подложку 10-2-10 на выставке NEPCON Japan 2026, стремясь к первому в мире массовому производству стеклянных подложек для упаковки ИИ-чипов на заводе в Рио-Ранчо .
Сверхбольшие корпуса создают беспрецедентные проблемы с подачей питания, отводом тепла и сглаживанием переходных процессов. Intel разрабатывает многокомпонентную инфраструктурную стратегию для поддержки корпусов, работающих с мощностью 15–25 киловатт :
Эти технологии разработаны для совместной работы, позволяя одному корпусу потреблять и рассеивать уровни мощности, ранее характерные для целых серверных стоек.
Intel создает широкую экосистему для вывода EMIB-T и стеклянных подложек на массовый рынок.
Tessolve (Проектирование на базе EMIB)
27–28 июля 2026 года компания Tessolve объявила о сотрудничестве с Intel Foundry для поддержки проектирования корпусов с использованием технологии EMIB . Tessolve теперь готова помогать клиентам Intel Foundry в разработке гетерогенных многокристальных проектов на базе EMIB, предоставляя полный спектр услуг по проектированию и упаковке полупроводников. Это позволяет более широкому кругу разработчиков чипов внедрять передовую упаковку Intel без необходимости создания собственных компетенций.
Lens Technology (Упаковка на стеклянных подложках)
24 июля 2026 года Intel подписала меморандум о взаимопонимании с Lens Technology, китайским производителем прецизионного стекла, для совместного изучения передовой упаковки на основе сквозных стеклянных переходов (TGV) . Lens Technology строит для этих целей специализированное предприятие площадью 30 000 м²
. Сотрудничество в настоящее время является необязывающим и сосредоточено на отработке процессов и валидации, а не на твердом производственном контракте
.
EDA-вендоры
Все три крупных поставщика САПР (Cadence, Synopsys, Siemens EDA) участвуют в программе Intel Foundry Chiplet Alliance, разрабатывая рабочие процессы для EMIB-T .
Упаковочные инициативы Intel — прямой вызов устоявшимся лидерам в области передовой упаковки.
TSMC остается лидером по объемам. Ее платформа CoWoS (Chip-on-Wafer-on-Substrate) является основным решением для упаковки ИИ-ускорителей NVIDIA и AMD. TSMC продемонстрировала прямое жидкостное охлаждение на кремнии в CoWoS на ECTC 2025, достигнув теплового сопротивления 0,055°C/W при TDP более 2,6 кВт на интерпозерах площадью 3 300 мм² . TSMC также объявила о разработке стеклянных подложек, но нацелена на «вторую половину этого десятилетия» для их производства — отставая от планов Intel по внедрению стекла в 2026 году
. CNBC сообщила в апреле 2026 года, что NVIDIA скупает мощности CoWoS и изучает Intel в качестве вторичного поставщика упаковки, что указывает на нехватку мощностей у TSMC
.
Samsung предлагает упаковку I-Cube (2.5D) и X-Cube (3D). Samsung активно работает над гибридным медным соединением (HCB) для 3D-стекинга и имеет собственную программу стеклянных подложек, но раскрыла меньше деталей о корпусах масштаба ретикула.
AMD в основном полагается на TSMC CoWoS для своих ИИ-ускорителей серии MI300/MI400 и использует собственную Infinity Architecture для межкристальных соединений. AMD не управляет собственными фабриками упаковки, поэтому является клиентом, а не прямым конкурентом в области упаковочных технологий.
| Параметр | Intel (Рио-Ранчо) | TSMC (CoWoS) |
|---|---|---|
| Макс. размер корпуса (сегодня) | 8× ретикула (~7 000 мм²) | ~3,3× ретикула (~3 300 мм² интерпозер) |
| Дорожная карта | >12× к 2028 г., до 24× | Инкрементальное масштабирование |
| Подтвержденный шаг контактов | 36/35 мкм (EMIB-T) | ~40–45 мкм на CoWoS-L |
| Тепловая мощность в производстве | Цель 15–25 кВт (многокристальный) | Демонстрация >2,6 кВт |
| Стеклянные подложки | Демонстрация толстого сердечника 10-2-10, цель массового производства 2026–2027 | Цель производства «2-я половина десятилетия» |
Дифференциатор Intel — лидерство по размеру корпуса и вертикальная интеграция (проектирование + фабрика + упаковка под одной крышей). Преимущество TSMC — подтвержденная зрелость массового производства, огромная экосистема клиентов и лучшая тепловая эффективность на мм² на сегодняшний день. Ставка Intel заключается в том, что ИИ-индустрии потребуются корпуса, гораздо более крупные, чем те, которые CoWoS может эффективно обслуживать, и что ее завод в Рио-Ранчо сможет поставлять их раньше, чем конкуренты нарастят свои мощности.
Studio Global AI
Use this topic as a starting point for a fresh source-backed answer, then compare citations before you share it.
Intel анонсировала EMIB T (Embedded Multi die Interconnect Bridge с TSV) — шаг контактов 36/35 мкм на упаковке 2× ретикула, что на 65% плотнее, чем в Granite Rapids; запуск в производство в 2026 году.
Intel анонсировала EMIB T (Embedded Multi die Interconnect Bridge с TSV) — шаг контактов 36/35 мкм на упаковке 2× ретикула, что на 65% плотнее, чем в Granite Rapids; запуск в производство в 2026 году. Технология распределенного андерфилла (DMU) решает проблему растрескивания и пустот при герметизации упаковок размером до 24× ретикула, что необходимо для ИИ чипов нового поколения.
Дорожная карта Intel: текущие 8× ретикула, к 2028 году — более 12× ретикула (свыше 10 000 мм²), в перспективе — до 24× ретикула.