2D-транзисторы выходят на заводской уровень: ASML, TSMC и Imec достигли интеграции 50 нм на 300-мм пластинах

Долгие годы полупроводниковая индустрия смотрела на двумерные материалы — вещества толщиной всего в несколько атомов — как на многообещающий способ продлить масштабирование логических транзисторов за физические пределы кремния. Главной проблемой всегда было производство. Заставить эти деликатные материалы работать на стандартных 300-мм пластинах с размерами, конкурентоспособными передовым кремниевым технологиям, казалось делом далекого будущего.

Это будущее только что стремительно приблизилось. В июне 2026 года на симпозиуме IEEE/JSAP по технологиям и схемам СБИС (VLSI Technology and Circuits) консорциум в составе Imec, ASML и TSMC представил первую в своем роде демонстрацию: масштабированные полевые транзисторы n- и p-типа с каналом из 2D-материалов, полностью интегрированные на 300-мм пластинах с шагом контактного поликремниевого затвора (CPP) всего 50 нм .

Это не рядовой лабораторный эксперимент. Впервые комплементарные 2D-транзисторы — и nFET, и pFET — были изготовлены совместно на полноразмерной производственной пластине с шагом, который повсеместно считается воротами из академических исследований в промышленное производство .

Что именно построили?

Команда продемонстрировала два комплементарных типа приборов, используя различные атомарно-тонкие материалы для канала :

• nFET (транзисторы с электронной проводимостью) на основе MoS₂ (дисульфид молибдена).
• pFET (транзисторы с дырочной проводимостью) на основе WS₂ (дисульфид вольфрама) или WSe₂ (диселенид вольфрама).

Все приборы были изготовлены на одной 300-мм кремниевой пластине по масштабируемому интеграционному маршруту, совместимому с процессами формирования внутренних слоев (back-end processing) . Выбор материалов на основе вольфрама для pFET особенно примечателен, так как ранее, на конференции IEDM 2025, Imec уже сообщал о рекордной производительности pFET на монослое WSe₂, достигнув тока до 690 мкА/мкм .

Ключевая цифра: 50 нм шага контактного затвора

Главная метрика — 50 нм CPP, достигнутый для приборов как nFET, так и pFET . В производстве чипов шаг контактного поликремниевого затвора (Contacted Poly Pitch) — одна из важнейших мер плотности транзисторов, напрямую показывающая, насколько агрессивно можно масштабировать логический техпроцесс.

Для сравнения: самые современные кремниевые техпроцессы сегодня работают на шаге менее 50 нм. Демонстрация 2D-транзисторов с CPP 50 нм на 300-мм пластинах доказывает, что эти экзотические материалы могут играть в той же лиге, причем не на крошечных исследовательских образцах, а на том же формате пластин, который используют фабрики с массовым производством .

Три вехи в одном процессе

Совместная работа достигла трех конкретных, измеримых результатов, которые знаменуют собой явный прогресс по сравнению с предыдущими исследованиями 2D-материалов :

1. Впервые в мире созданы масштабированные nFET- и pFET-приборы с шагом CPP 50 нм на 300-мм пластинах.
2. Обе полярности транзисторов показали экстремально низкий ток утечки в закрытом состоянии (Ioff) при нулевом напряжении на затворе (Vg=0 В).
3. Производительность pFET на канале из WSe₂ приблизилась к уровням, установленным для рекордных лабораторных образцов, что подтверждает: интеграционный подход не ухудшает качество материала.

Более того, CMOS-подобный метод интеграции позволил получить до 94% работоспособных транзисторов (определяемых как Imax/Imin более 10⁵) по всей пластине, подтверждая, что процесс одновременно надежен и стабилен .

Техпроцесс, который сделал это возможным

Что позволило совершить этот скачок из лаборатории на фабрику? Консорциум разработал новый интеграционный подход, специально спроектированный для дихалькогенидов переходных металлов (TMD) — класса 2D-материалов, используемых для каналов транзисторов . Этот техпроцесс включает несколько ключевых модулей, критически важных для промышленного применения :

• Литографию в жестком ультрафиолете (EUV) для формирования мельчайших элементов, необходимых для шага 50 нм.
• Методы переноса TMD-материалов, пригодные для целых пластин.
• Интеграцию High-k диэлектриков в стек затвора.
• Изоляцию каналов и передовые этапы химико-механической планаризации (CMP).

Именно это сочетание стандартных инструментов полупроводникового производства со специально адаптированной обработкой 2D-материалов превращает результат в подлинный производственный прорыв, а не просто в демонстрацию материаловедческих возможностей.

Два барьера сломаны одновременно

Чтобы 2D-транзисторы когда-либо смогли заменить кремний в логических чипах, индустрии нужно было преодолеть две фундаментальные проблемы . Во-первых, требовалось создать полный интеграционный техпроцесс, работающий на 300-мм пластинах — стандарте современного чипмейкинга. Во-вторых, этот процесс должен был работать для приборов и n-, и p-типа с одинаково малыми размерами, так как CMOS-логика требует комплементарных пар.

Работа ASML, TSMC и Imec снимает оба препятствия одной демонстрацией. Объединив многолетние исследования устройств на основе TMD, проводимые Imec, с литографическими возможностями ASML и производственным опытом TSMC, группа показала, что 2D-транзисторы можно изготавливать в масштабе и с шагом, необходимым для будущих логических узлов .

Место в пост-кремниевой дорожной карте

Это не разовый эксперимент, а кульминация долгой дуги устойчивого прогресса по всей отрасли.

Imec начал работать над 300-мм интеграцией 2D-материалов для транзисторов еще в 2018 году, когда впервые продемонстрировал прямой рост дисульфида вольфрама (WS₂) методом MOCVD на полноразмерных пластинах . В 2019 году исследовательский центр показал ультрамасштабированные транзисторы MoS₂ с длиной канала до 30 нм . К 2020 году Imec официально ввел 2D-материалы в свою дорожную карту масштабирования логики, прогнозируя их внедрение, начиная с узла A7 .

Позже, на IEDM 2025, Intel Foundry и Imec раздельно продемонстрировали совместимую с 300-мм фабриками интеграцию критических модулей 2DFET, включая контакты и стеки затвора . На той же конференции сотрудничество Imec с TSMC привело к рекордной производительности pFET на каналах WSe₂, заложив фундамент материалов для прорыва 2026 года .

Результат ASML-TSMC-imec, опубликованный в июне 2026 года, сводит эти нити в единую, законченную демонстрацию комплементарных 2D-транзисторов с шагом, подходящим для фабрик, на производственных пластинах. Ожидается, что интеграционная схема будет применима не только к используемым в этой работе TMD-материалам (MoS₂, WS₂ и WSe₂), но и к другим материалам 2D-каналов .

Что дальше

Прорыв был обнародован в докладе T1.3 на симпозиуме VLSI 2026 под названием «Первый EUV-интеграционный маршрут для транзисторов N- и PMOS с шагом 50 нм и каналом из 2D-материалов, реализованный на 300-мм фабрике» . Хотя характеристики приборов многообещающие, это остается исследовательской демонстрацией, а не коммерческим продуктом. Производительность и надежность еще должны быть подтверждены на меньших шагах, и отрасль пока не пришла к единому стандарту точного стека 2D-материалов для будущих узлов.

Но значение этого события очевидно: впервые у полупроводниковой индустрии появилось материальное доказательство того, что 2D-транзисторы могут следовать тому же производственному пути, что и кремний. Гонка за пост-кремниевой логикой только что стала реальной.