Бегство из горизонтальной ловушки

Десятилетиями прогресс логических чипов сводился к гонке за миниатюризацией: всё больше транзисторов на одной и той же площади кремния. Однако у горизонтального масштабирования есть фундаментальный ограничитель. Чтобы избежать электрических помех между соседними транзисторами N-типа (NMOS) и P-типа (PMOS), между ними необходим физический изолирующий слой. Бесконечно утоньшать эту прослойку нельзя — начнутся утечки и деградация характеристик. Фактически природа поставила жёсткий предел тому, насколько плотно можно упаковывать транзисторы бок о бок .

Инновация Samsung решает проблему радикально. Вместо того чтобы размещать NMOS- и PMOS-транзисторы рядом, новая архитектура 3DSFET ставит их друг на друга. Критически важный изолирующий слой между двумя типами транзисторов становится вертикальной структурой, которая не отнимает ни квадратного нанометра полезной площади кристалла. Теоретически такой подход способен удвоить плотность транзисторов, не упираясь в проклятие горизонтальной изоляции .

Ключевые инновации: тройные нанолисты и рекорд в 42 нм

Практическая реализация вертикального замысла — настоящий подвиг материаловедения и прецизионного машиностроения. Команда Samsung не просто водрузила один транзистор на другой. В их 3DSFET использованы тройные нанолистовые каналы как для верхнего (P-тип), так и для нижнего (N-тип) транзисторов — в сумме шесть нанолистов на одной пластине. Это максимальное число слоёв, когда-либо продемонстрированное в трёхмерном stacked FET, или комплементарном FET (CFET) . Сама по себе архитектура нанолистов обеспечивает превосходный электростатический контроль тока, а в сочетании с вертикальной компоновкой даёт мощный синергетический эффект для производительности и энергоэффективности.

Чтобы добиться этого, инженерам пришлось решить главную головоломку — электрическую изоляцию. Вертикально соседствующие транзисторы требуют безупречного изолирующего барьера, чтобы работать независимо. Команда внедрила высококачественный промежуточный диэлектрический слой между верхним и нижним приборами. Именно этот вертикальный изолятор служит ключом к сверхплотной интеграции, устраняя перекрёстные помехи, которые в противном случае сделали бы конструкцию неработоспособной .

Результат — полностью действующее устройство с шагом затвора 42 нм, минимальным из когда-либо публично зафиксированных. Эксперт подразделения Logic TD компании Samsung Вукхён Квон пояснил: хотя в научных работах и раньше фигурировали меньшие размеры, значение 42 нм — абсолютный минимум для реально изготовленной транзисторной структуры .

Признание на высшем уровне

Значимость работы мгновенно оценило академическое и отраслевое сообщество симпозиума VLSI — одного из трёх ведущих полупроводниковых форумов мира. Доклад под названием «First Demonstration of 3D Stacked FETs at Gate Pitch of 42 nm Featuring Triple Stacked Nanosheet Channels for Advanced Logic Applications», автором которого выступил Донхун Хван с коллегами, получил рецензионный балл 8,29 из 10 — наивысший среди всех поданных заявок . Этот исключительный результат принёс работе одновременно звание Best Paper и статус Technology Highlight симпозиума .

Что дальше: ИИ, суперкомпьютеры и долгая дорога к производству

Samsung рассматривает архитектуру 3DSFET как фундаментальную платформу для будущих высокопроизводительных логических микросхем, ориентированных прежде всего на экстремальные запросы систем искусственного интеллекта и высокопроизводительных вычислений (HPC) следующего поколения — там плотность транзисторов является критическим рычагом производительности .

Однако важно понимать: перед нами монументальное доказательство концепции, а не анонс готового продукта. Работа пока находится на стадии демонстрационного образца. Команда Logic TD заявила о намерении продолжать исследования с прицелом на будущую коммерциализацию, но никаких сроков запуска массового производства не названо. Превращение одиночного экспериментального устройства в высокопроизводительный, пригодный для массового выпуска техпроцесс потребует ещё очень серьёзных усилий . И всё же, несмотря на долгий путь, Samsung дала конкретный и подтверждённый ответ на вопрос о том, что придёт на смену эпохе нанолистов: направление вверх.

Бегство из горизонтальной ловушки

Десятилетиями прогресс логических чипов сводился к гонке за миниатюризацией: всё больше транзисторов на одной и той же площади кремния. Однако у горизонтального масштабирования есть фундаментальный ограничитель. Чтобы избежать электрических помех между соседними транзисторами N-типа (NMOS) и P-типа (PMOS), между ними необходим физический изолирующий слой. Бесконечно утоньшать эту прослойку нельзя — начнутся утечки и деградация характеристик. Фактически природа поставила жёсткий предел тому, насколько плотно можно упаковывать транзисторы бок о бок .

Инновация Samsung решает проблему радикально. Вместо того чтобы размещать NMOS- и PMOS-транзисторы рядом, новая архитектура 3DSFET ставит их друг на друга. Критически важный изолирующий слой между двумя типами транзисторов становится вертикальной структурой, которая не отнимает ни квадратного нанометра полезной площади кристалла. Теоретически такой подход способен удвоить плотность транзисторов, не упираясь в проклятие горизонтальной изоляции .

Ключевые инновации: тройные нанолисты и рекорд в 42 нм

Практическая реализация вертикального замысла — настоящий подвиг материаловедения и прецизионного машиностроения. Команда Samsung не просто водрузила один транзистор на другой. В их 3DSFET использованы тройные нанолистовые каналы как для верхнего (P-тип), так и для нижнего (N-тип) транзисторов — в сумме шесть нанолистов на одной пластине. Это максимальное число слоёв, когда-либо продемонстрированное в трёхмерном stacked FET, или комплементарном FET (CFET) . Сама по себе архитектура нанолистов обеспечивает превосходный электростатический контроль тока, а в сочетании с вертикальной компоновкой даёт мощный синергетический эффект для производительности и энергоэффективности.

Чтобы добиться этого, инженерам пришлось решить главную головоломку — электрическую изоляцию. Вертикально соседствующие транзисторы требуют безупречного изолирующего барьера, чтобы работать независимо. Команда внедрила высококачественный промежуточный диэлектрический слой между верхним и нижним приборами. Именно этот вертикальный изолятор служит ключом к сверхплотной интеграции, устраняя перекрёстные помехи, которые в противном случае сделали бы конструкцию неработоспособной .

Результат — полностью действующее устройство с шагом затвора 42 нм, минимальным из когда-либо публично зафиксированных. Эксперт подразделения Logic TD компании Samsung Вукхён Квон пояснил: хотя в научных работах и раньше фигурировали меньшие размеры, значение 42 нм — абсолютный минимум для реально изготовленной транзисторной структуры .

Признание на высшем уровне

Значимость работы мгновенно оценило академическое и отраслевое сообщество симпозиума VLSI — одного из трёх ведущих полупроводниковых форумов мира. Доклад под названием «First Demonstration of 3D Stacked FETs at Gate Pitch of 42 nm Featuring Triple Stacked Nanosheet Channels for Advanced Logic Applications», автором которого выступил Донхун Хван с коллегами, получил рецензионный балл 8,29 из 10 — наивысший среди всех поданных заявок . Этот исключительный результат принёс работе одновременно звание Best Paper и статус Technology Highlight симпозиума .

Что дальше: ИИ, суперкомпьютеры и долгая дорога к производству

Samsung рассматривает архитектуру 3DSFET как фундаментальную платформу для будущих высокопроизводительных логических микросхем, ориентированных прежде всего на экстремальные запросы систем искусственного интеллекта и высокопроизводительных вычислений (HPC) следующего поколения — там плотность транзисторов является критическим рычагом производительности .

Однако важно понимать: перед нами монументальное доказательство концепции, а не анонс готового продукта. Работа пока находится на стадии демонстрационного образца. Команда Logic TD заявила о намерении продолжать исследования с прицелом на будущую коммерциализацию, но никаких сроков запуска массового производства не названо. Превращение одиночного экспериментального устройства в высокопроизводительный, пригодный для массового выпуска техпроцесс потребует ещё очень серьёзных усилий . И всё же, несмотря на долгий путь, Samsung дала конкретный и подтверждённый ответ на вопрос о том, что придёт на смену эпохе нанолистов: направление вверх.