Intel 14A (1,4 нм): двустороннее питание, обновленная дорожная карта и сравнение с TSMC

Гонка за 1,4-нанометровыми чипами вступает в решающую фазу, и Intel готовит неожиданный архитектурный ход. Согласно последним отраслевым отчетам, компания рассматривает серьезное изменение для своего варианта 14A2 — переход от стандартного тылового питания к двусторонней архитектуре (dual-side power delivery), которая подает энергию на чип одновременно с лицевой и тыльной сторон ^M. Этот шаг обусловлен жесткой конкуренцией со стороны узла A14 от TSMC и усилиями Samsung в классе 1,4 нм. Двустороннее питание может дать Intel решающее преимущество в плотности транзисторов, необходимое для сохранения позиций в борьбе за лидерство ^M.

Ниже — фактологический разбор технических изменений, обновленной дорожной карты и сравнительный анализ с конкурентами.

Технический сдвиг: двустороннее питание

Базовая версия Intel 14A уже использует технологию Intel "PowerDirect" — сеть тылового питания (BSPDN), где маршрутизация питания осуществляется с обратной стороны пластины ^ME. Сообщается, что вариант 14A2 пойдет еще дальше: питание будет подаваться одновременно с лицевой и тыльной сторон кристалла ^M.

Такая архитектура призвана обеспечить более плотный шаг металлизации и, как следствие, более высокую плотность транзисторов по сравнению с базовой реализацией 14A ^M. Конкретные параметры:

• Шаг металлизации M0 для базового 14A: 28 нм ^M.
• Целевой шаг M0 для 14A2: ~21 нм, что становится возможным благодаря улучшениям двойного экспонирования (double patterning), реализуемым за счет двустороннего подхода к питанию ^M.

Поскольку базовая версия 14A уже обещает до ~30% улучшения плотности чипа по сравнению с Intel 18A, вариант 14A2 может предложить еще больший прирост, хотя точные цифры от Intel пока не опубликованы ^ME.

Что движет этими изменениями

Переход к двустороннему питанию — прямой ответ на конкурентное давление со стороны TSMC A14 и Samsung SF1.4 ^M. По мере обострения гонки в классе 1,4 нм Intel необходим дифференциатор по плотности, выходящий за рамки базового узла 14A. Двустороннее питание рассматривается как способ достичь этой цели, хотя оно и влечет за собой технические сложности, включая повышенное электрическое сопротивление и необходимость в новых композитных структурах подачи питания ^M.

Ключевые вехи дорожной карты (Intel 14A / 14A2)

Генеральный директор Intel Лип-Бу Тан предоставил обновленные временные ориентиры. В таблице ниже приведены ключевые вехи на основе последних отчетов и официальных заявлений Intel:

Веха	Дата / Время	Источники
Внешний релиз PDK 0.5	Начало 2026 года (уже распространен)	EWD
Внешняя дистрибуция PDK 0.9	Октябрь 2026 года	EWD
Окно клиентских обязательств	Вторая половина 2026 – первая половина 2027	B
Рисковое производство	2028 год	EGBWS
Массовое производство (HVM)	2029 год	EGBWS

Тан назвал PDK 0.9 "Святым Граалем" процесса 14A, отметив, что это критический этап для взаимодействия с клиентами ^W. Этот график представляет собой сдвиг примерно на один год по сравнению с более ранними ориентирами, которые предполагали начало рискового производства в 2027 году ^S.

Сравнение графиков: Intel, TSMC и Samsung

Компания	Название узла 1,4 нм	Рисковое производство	Массовое производство (HVM)
Intel	14A / сообщаемый 14A2	2028	2029
TSMC	A14	Не указано в предоставленных источниках	2028 BBT
Samsung	SF1.4	Не подтверждено в предоставленных источниках	Не подтверждено в предоставленных источниках

TSMC планирует начать производство по техпроцессу A14 в 2028 году, согласно отчету Bloomberg ^B. Множество других источников подтверждают цель HVM 2028 года для A14 от TSMC ^BT. Примечательно, что первая версия A14 от TSMC не будет включать тыловое питание; вариант с тыловыми шинами питания (A14P) запланирован на 2029 год ^T.

Samsung упоминается как часть более широкого конкурентного ландшафта в классе 1,4 нм, но предоставленные источники не содержат подтвержденных текущих графиков рискового или массового производства для SF1.4 ^M.

Ключевой вывод: Заявленный Intel объемный производственный график на 2029 год отстает от сообщаемого производственного графика TSMC A14 на 2028 год примерно на один год. Однако Тан заявил, что Intel видит, что сроки 14A тесно совпадают со сроками A14 от TSMC, и оба узла позиционируются в классе 1,4 нм ^W. Графики Samsung остаются менее определенными ^M.

Более широкие амбиции за пределами 14A

Генеральный директор Лип-Бу Тан, по сообщениям, подтвердил, что Intel уже начала разработку двух техпроцессов, следующих за 14A ^G:

• 10A (класс 1 нм) — сейчас на ранней стадии разработки ^G.
• 7A (менее 1 нм) — также на ранней стадии разработки ^G.

Тан раскрыл эту информацию, обсуждая технологическую дорожную карту Intel на 54-й ежегодной конференции J.P. Morgan по технологиям, медиа и коммуникациям в Бостоне ^G. Это указывает на то, что Intel выстраивает многопоколенческую стратегию на ангстремную эру, далеко выходящую за рамки 14A.

---

Резюме

Базовый узел Intel 14A использует транзисторы RibbonFET 2 с круговым затвором (gate-all-around) и технологию тылового питания PowerDirect, обеспечивая до 30% улучшения плотности чипа по сравнению с Intel 18A ^E. Сообщается, что рассматриваемый вариант 14A2 получит архитектуру двустороннего питания и более плотный шаг металлизации M0 в 21 нм для конкуренции по плотности ^M. Ключевые вехи: PDK 0.9 в октябре 2026 года, рисковое производство в 2028 году и HVM в 2029 году ^EGBWS. Этот график ставит Intel примерно на один год позже сообщаемой производственной цели TSMC A14 в 2028 году ^BB. За пределами 14A Intel разрабатывает техпроцессы 10A и 7A на долгосрочную перспективу ^G.