Google Triggerfish AI Chip: Was wir über das TPU v9 Upgrade mit MediaTek wissen

Wichtige technische Neuerungen

Triggerfish weist drei wesentliche architektonische Änderungen im Vergleich zum aktuellen Humufish TPU v9 auf:

• On-Chip SRAM: Die Kapazität wurde um das 2- bis 3-fache erhöht. Dadurch kann der aktive Workset eines KI-Agenten oder RL-Modells besser lokal auf dem Chip gehalten werden, was Datenbewegungen reduziert. Dies führt zu geringeren Kosten und höherer Effizienz bei der Dekodierung mit extrem niedriger Latenz .
• Off-Chip DRAM: Upgrade von HBM4 auf die nächste Generation HBM4E. Dies bietet eine höhere Speicherbandbreite für skalierbare Inferenz .
• Neuer Simulations-Die: Ein dediziertes analoges Element wird speziell für RL- und Agent-Workloads hinzugefügt. Mögliche Funktionen umfassen lokales TPU-Management, das Umschalten zwischen Training und Inferenz sowie Reinforcement Learning in Zusammenarbeit mit KI-Agenten .

Diese Änderungen zielen direkt auf die typischen „CPU-Wall“- und „Memory-Wall“-Engpässe von KI-ASICs ab .

Fokus auf KI-Agenten und Reinforcement Learning

Triggerfish ist explizit für die nächste Welle von KI-Workloads konzipiert: KI-Agenten und Reinforcement Learning .

• Größeres SRAM bedeutet, dass mehr des aktiven Zustands eines Agenten – der Arbeitsspeicher, der für mehrstufige Überlegungen benötigt wird – auf dem Chip verbleiben kann, was die Latenz drastisch reduziert.
• Der neue Simulations-Die ist ein Hardware-Beschleuniger, der für die Trial-and-Error-Lernschleifen optimiert ist, die RL und agentenbasierte Systeme definieren.
• HBM4E-Speicher stellt sicher, dass Daten, die den Chip verlassen müssen, mit der höchstmöglichen Bandbreite übertragen werden können.

Diese Fokussierung steht im Einklang mit Googles breiterer KI-Strategie. Wie in der offiziellen Google Cloud Dokumentation festgestellt wird: „Der Wandel hin zu Agentic AI erfordert eine Infrastruktur, die zu mehrstufigem Denken und kontinuierlichem Reinforcement Learning fähig ist.“ TPUs sind darauf ausgelegt, „die Inferenz-‚Memory Wall‘ zu durchbrechen, indem massive KV-Caches vollständig auf dem Silizium gehostet werden, unter Nutzung erweiterter On-Chip-SRAMs“ .

Produktionszeitplan und Stückzahlen

Laut Kuos Lieferkettenanalyse:

Diese Stückzahlen sind im Vergleich zum Basis-TPU-v9 relativ bescheiden. Dies spiegelt die Position von Triggerfish als gezieltes Upgrade für spezifische, wertvolle Inferenz-Workloads wider und nicht als Massenmarktersatz.

Wie Triggerfish in Googles Strategie gegen Nvidia passt

Triggerfish ist Teil von Googles langjähriger Strategie, eigene kundenspezifische Siliziumlösungen (TPUs) zu entwickeln, um die Abhängigkeit von Nvidia GPUs für KI-Workloads zu verringern .

Durch das Upgrade des TPU v9 anstatt auf ein vollständiges v10 zu warten, kann Google schneller auf Inferenz-spezifische Verbesserungen für neuartige Workloads wie KI-Agenten und RL reagieren – Bereiche, in denen Nvidias Allzweck-GPUs für reine Inferenz möglicherweise überdimensioniert sind .

Der Chip ist auf „Effective Compute Maximization“ ausgelegt – er hält aktive Daten auf dem Chip, um Kosten und Latenz zu senken, und tritt damit direkt gegen die Gesamtinferenzkosten von Nvidias H100/B200-Klasse an .

Wichtige Einschränkungen

Alle Details stammen aus einer einzigen Analystenumfrage (Ming-Chi Kuo, TF International Securities, 22. Juni 2026). Google hat den Codenamen Triggerfish, die Spezifikationen oder den Zeitplan nicht bestätigt. Preise, Stückzahlen und Partner-Exklusivität sind von den beteiligten Unternehmen nicht verifiziert. Bis zu einer offiziellen Ankündigung von Google sollten diese Informationen als glaubwürdiger, aber unbestätigter Branchenbericht behandelt werden.