План Huawei по чипам 1.4 нм: ставка на скорость и трехмерную архитектуру в обход ASML

Что такое Закон Тау (τ) Масштабирования?

Это предложенная замена Закону Мура, который исторически определялся размещением все большего количества уменьшенных транзисторов на плоской кремниевой пластине. Тау (τ) смещает цель с минимизации физического пространства между транзисторами на минимизацию времени прохождения сигнала через весь чип .

Оптимизируя именно это время, а не шаг между элементами, концепция Тау нацелена на улучшение функциональной плотности и производительности на ватт на системном уровне, учитывая одновременно и транзистор, и межсоединения, и корпусировку, и дизайн системы в целом . Ключевая идея в том, что сегодня узким местом в чипах часто является именно передача данных, а не просто количество транзисторов, и эту проблему можно решать за счет архитектурных инноваций, а не более тонкой фотолитографии .

LogicFolding: 3D-архитектура, позволяющая обойтись без EUV

LogicFolding — это конкретная кремниевая архитектура, построенная на принципах Тау-масштабирования. Вместо того чтобы располагать логические схемы на одном плоском слое, она «складывает» их в два или три вертикально расположенных слоя . У этого подхода есть два ключевых следствия:

1. Укорачивание проводников. При переходе в третье измерение физическое расстояние, которое должны преодолевать электрические сигналы, резко сокращается. Это снижает резистивно-емкостные (RC) нагрузки, повышая общую скорость и энергоэффективность .
2. Рост числа транзисторов без уменьшения техпроцесса. Huawei утверждает, что метод компоновки повышает плотность транзисторов примерно на 55% и улучшает энергопотребление без необходимости в субатомной точности EUV-оборудования .

Принципиально важно, что этот прирост плотности не зависит от передовой литографии. Чипы производятся на зрелых техпроцессах класса 7 нм на китайских фабриках SMIC с использованием существующих систем глубокого ультрафиолета (DUV), которые не подпадают под текущие экспортные ограничения США . Компания заявляет, что уже выпустила 381 модель чипов за шесть лет, используя те базовые методы кооптимизации, которые расширяет LogicFolding .

Дорожная карта: от чипа Kirin в 2026 году до эквивалента 1.4 нм к 2031 году

Huawei представила конкретный двухэтапный план:

• Конец 2026 года: Первый коммерческий чип на LogicFolding дебютирует в составе системы-на-кристалле Kirin, вероятно, для серии Mate 90, и будет использовать двухслойную компоновку. Ожидается, что этот чип достигнет плотности транзисторов 238 миллионов на квадратный миллиметр (MTr/мм²) — показатель, примерно сопоставимый с плотностью 3-нм техпроцесса TSMC . Среди ранних заявленных характеристик — пиковая тактовая частота 3.1 ГГц и 40-процентное повышение эффективности производительных ядер .
• К 2031 году: Huawei планирует внедрить трехслойный дизайн LogicFolding, который достигнет плотности транзисторов, эквивалентной техпроцессу класса 1.4 нм — цели, которую сама TSMC планирует достичь к 2028 году .

Ответ Дженсена Хуанга: противоречивая оценка угрозы

Глава Nvidia Дженсен Хуанг отреагировал на презентацию Huawei двойным посланием, которое эволюционировало в течение нескольких последующих дней.

Незадолго до конференции ISCAS Хуанг уже признал доминирование Huawei в важном сегменте рынка. В интервью CNBC он заявил, что экспортные ограничения США сделали конкуренцию невозможной, и Nvidia «практически уступила» китайский рынок ИИ-чипов компании Huawei .

По прямому вопросу о том, представляет ли LogicFolding угрозу для лидерства TSMC как производителя, его публичная позиция сначала ужесточилась, а затем смягчилась. Первоначальные сообщения предполагали, что Хуанг счел способность Huawei добиться конкурентоспособной производительности ИИ на зрелых 7-нм узлах «серьезной угрозой» для бизнес-модели, зависящей от того, что клиентам всегда нужен самый новый техпроцесс .

Однако несколько дней спустя, 29 мая 2026 года, Хуанг вынес более пренебрежительный вердикт в разговоре с журналистами в Тайбэе. «Это прорыв для Huawei, но не угроза для TSMC, — сказал он. — Как давно TSMC использует стекирование кристаллов и 3D-упаковку? Уже почти 10 лет. Так что технологии TSMC очень продвинуты» .

Трезвый взгляд: важные оговорки за громкими заявлениями

При всей стратегической смелости видение Huawei имеет серьезные нюансы, которые важны для взвешенной картины.

• Заявления Huawei не верифицированы. Заявленный 55-процентный прирост плотности транзисторов — это внутренняя оценка, которая не была независимо подтверждена сторонними аналитическими компаниями . Компания описывает «эквивалентную 1.4 нм» плотность, достигнутую за счет архитектуры, а не литографический узел 1.4 нм.
• Проблемы нагрева и выхода годных чипов реальны. Вертикальная компоновка логических слоев генерирует значительно больше тепла в меньшем объеме, а обеспечение бездефектного производства на нескольких уровнях одновременно — чрезвычайно сложная задача. Отраслевые аналитики предупреждают, что эти факторы могут ограничить коммерческую жизнеспособность и производительность крупномасштабных 3D-логических чипов .
• «Эквивалентная плотность» — нюансированное понятие. Huawei не утверждает, что будет вытравливать транзисторы в масштабе 1.4 нм. Вместо этого она стремится разместить функционально эквивалентное количество транзисторов на заданной площади, наращивая слои вверх. Это различие важно при сравнении энергопотребления, тепловыделения и стоимости с монолитными чипами на передовых узлах .

По сути, Huawei предложила план действий на эпоху после Закона Мура, который переопределяет полупроводниковую гонку вокруг умного 3D-дизайна, а не чисто литографического превосходства. Чип Kirin 2026 года станет ранним лакмусовым тестом, но конечная цель 2031 года остается долгосрочной ставкой, успех которой зависит от решения сложнейших физических проблем вертикальной компоновки логических схем.