EUA vs. China na corrida dos chips de IA

Arquitetura e desempenho computacional

Os chips americanos atualmente apresentam maior desempenho bruto documentado para treinamento de IA em grande escala.

• O AMD Instinct MI325X atinge cerca de 1,3 petaflops em FP16, uma capacidade voltada para treinamento de modelos massivos.
• O Google TPU v6e oferece 918 TFLOPs bf16 por chip e foi projetado para funcionar em pods com centenas de unidades interligadas.

Do lado chinês, a estratégia tem sido reduzir a diferença gradualmente:

• O Huawei Ascend 910C utiliza um design com dois chiplets derivados do 910B e pode chegar a aproximadamente 800 TFLOPS FP16.
• A GPU Biren BR100 alcança 256 TFLOPS FP32 e cerca de 2.048 TOPS em INT8, buscando competir em data centers de IA.
• Já o Cambricon MLU370‑X8 oferece 96 TFLOPS FP16 e 256 TOPS INT8, com foco tanto em treinamento quanto inferência.

Memória e largura de banda

Em IA moderna, memória e largura de banda são tão importantes quanto o poder de cálculo. Grandes modelos movem enormes volumes de tensores entre memória e unidades de processamento.

• AMD MI325X: 256 GB de memória HBM3E com cerca de 6 TB/s de largura de banda — uma das maiores capacidades disponíveis.
• TPU v6e: 32 GB de HBM e cerca de 1,6 TB/s de banda por chip, compensados pela escalabilidade em pods.
• Huawei Ascend 910C: aproximadamente 3,2 TB/s de largura de banda, suportando cargas de trabalho de grande escala.
• Biren BR100: 64 GB de HBM2E com cerca de 2,3 TB/s de banda.

Quanto maior a largura de banda, mais rápido o hardware consegue alimentar os aceleradores de matriz usados no treinamento de redes neurais profundas.

Interconexões e escalabilidade

Treinar modelos modernos raramente envolve apenas um chip. Normalmente são usados clusters com centenas ou milhares de aceleradores.

• O TPU v6e utiliza uma rede dedicada chamada Inter‑Chip Interconnect (ICI) para formar pods com até 256 chips.
• O Cambricon MLU370‑X8 usa MLU‑Link, que fornece 200 GB/s de comunicação entre placas.
• As GPUs da Biren incluem interconexões de alta velocidade para clusters multi‑acelerador.

Hoje, a arquitetura do cluster pode ser tão decisiva quanto o desempenho de um chip isolado.

Fabricação e cadeias de suprimento

A tecnologia de fabricação influencia diretamente desempenho e eficiência energética.

• O Biren BR100 foi produzido usando o processo 7 nm da TSMC com empacotamento CoWoS.
• Os chips Ascend mais recentes combinam projetos fabricados no processo de classe 7 nm da SMIC com wafers produzidos antes das restrições comerciais dos EUA.

Já os chips projetados nos EUA geralmente dependem de cadeias globais avançadas de fabricação e empacotamento, que incluem algumas das tecnologias mais sofisticadas da indústria de semicondutores.

Ecossistema de software

No mundo da IA, hardware sozinho não garante adoção.

• Nos EUA, plataformas contam com ecossistemas maduros como CUDA, ROCm e a pilha de software dos TPUs do Google.
• A Huawei promove o framework CANN (Compute Architecture for Neural Networks) para desenvolver aplicações em chips Ascend.

Ferramentas de desenvolvimento, frameworks de machine learning e integração com serviços de nuvem muitas vezes determinam qual hardware domina aplicações reais.

O que a comparação revela

Alguns padrões claros emergem da geração atual de aceleradores de IA:

• Liderança em desempenho: chips americanos ainda mostram maior capacidade de computação e memória documentadas.
• Alternativas domésticas: a China desenvolveu múltiplas linhas de chips — Ascend, Biren e Cambricon — para reduzir dependência tecnológica.
• Competição em escala: a disputa está cada vez mais em sistemas gigantes de IA e clusters de supercomputação, não apenas em chips individuais.

Em outras palavras, a corrida por chips de IA não é apenas sobre transistores ou TFLOPs. É uma disputa entre ecossistemas completos — hardware, software, fabricação e infraestrutura de data center — que irão moldar o futuro da computação de inteligência artificial.