EUA vs. China na corrida dos chips de IA

A corrida global por computação de inteligência artificial está cada vez mais definida pela competição entre dois grandes ecossistemas tecnológicos: o dos Estados Unidos e o da China.

Empresas americanas como AMD e Google dominam boa parte do mercado de aceleradores de alto desempenho usados para treinar modelos gigantes de IA. Ao mesmo tempo, empresas chinesas — como Huawei, Biren e Cambricon — vêm desenvolvendo chips próprios para reduzir a dependência de tecnologia estrangeira.

Embora ambos os lados produzam aceleradores especializados para treinamento e inferência de modelos de IA, a disputa vai além da potência bruta. Fatores como largura de banda de memória, interconexões de cluster, capacidade de fabricação e ecossistemas de software são igualmente importantes.

A seguir está uma comparação abrangente dos principais chips documentados nesse cenário.

---

Principais chips na disputa EUA–China

Estados Unidos

• AMD Instinct MI325X
• Google TPU v6e (Trillium)

China

• Huawei Ascend 910 (e variantes como 910C)
• Biren BR100 / BR104
• Cambricon MLU370‑X8

Esses chips são projetados para cargas de trabalho intensivas como treinamento de grandes modelos de linguagem (LLMs), inferência em escala e computação científica.

---

Comparação técnica dos chips

Chip	País / Empresa	Arquitetura / Processo	Pico de computação	Memória	Largura de banda	Consumo	Destaques
AMD Instinct MI325X	EUA / AMD	Arquitetura CDNA3	~1,3 PFLOPS FP16 (2,6 PFLOPS FP8 com sparsity)	256 GB HBM3E	~6 TB/s	~750–1000 W	Grande capacidade de memória para treinamento de modelos gigantes.
Google TPU v6e (Trillium)	EUA / Google	Arquitetura TPU customizada	918 TFLOPs bf16	32 GB HBM	~1,6 TB/s	Não divulgado	Projetado para pods de até 256 chips interconectados.
Huawei Ascend 910	China / Huawei	Arquitetura Da Vinci, ~7 nm	~256 TFLOPS FP16	HBM	~1,2 TB/s	~350 W	Lançado em 2019 como principal acelerador de IA da Huawei.
Huawei Ascend 910C	China / Huawei	Design chiplet (dual‑die) ~7 nm	~800 TFLOPS FP16 (estimado)	até ~96–128 GB HBM	~3,2 TB/s	~310 W	Desenvolvido para competir com GPUs de IA avançadas.
Biren BR100	China / Biren	GPU multi‑die, TSMC 7 nm CoWoS	256 TFLOPS FP32 / ~2.048 TOPS INT8	64 GB HBM2E	até ~2,3 TB/s	~550 W	GPU com ~77 bilhões de transistores voltada para data centers.
Biren BR104	China / Biren	GPU monolítica	~128 TFLOPS FP32	32 GB HBM2E	~819 GB/s	~300 W	Variante menor para placas PCIe.
Cambricon MLU370‑X8	China / Cambricon	MLUarch03, 7 nm	96 TFLOPS FP16 / 256 TOPS INT8	48 GB LPDDR5	~614 GB/s	~250 W	Interconexão MLU‑Link para clusters multi‑placa.

---

Arquitetura e desempenho computacional

Os chips americanos atualmente apresentam maior desempenho bruto documentado para treinamento de IA em grande escala.

• O AMD Instinct MI325X atinge cerca de 1,3 petaflops em FP16, uma capacidade voltada para treinamento de modelos massivos.
• O Google TPU v6e oferece 918 TFLOPs bf16 por chip e foi projetado para funcionar em pods com centenas de unidades interligadas.

Do lado chinês, a estratégia tem sido reduzir a diferença gradualmente:

• O Huawei Ascend 910C utiliza um design com dois chiplets derivados do 910B e pode chegar a aproximadamente 800 TFLOPS FP16.
• A GPU Biren BR100 alcança 256 TFLOPS FP32 e cerca de 2.048 TOPS em INT8, buscando competir em data centers de IA.
• Já o Cambricon MLU370‑X8 oferece 96 TFLOPS FP16 e 256 TOPS INT8, com foco tanto em treinamento quanto inferência.

---

Memória e largura de banda

Em IA moderna, memória e largura de banda são tão importantes quanto o poder de cálculo. Grandes modelos movem enormes volumes de tensores entre memória e unidades de processamento.

• AMD MI325X: 256 GB de memória HBM3E com cerca de 6 TB/s de largura de banda — uma das maiores capacidades disponíveis.
• TPU v6e: 32 GB de HBM e cerca de 1,6 TB/s de banda por chip, compensados pela escalabilidade em pods.
• Huawei Ascend 910C: aproximadamente 3,2 TB/s de largura de banda, suportando cargas de trabalho de grande escala.
• Biren BR100: 64 GB de HBM2E com cerca de 2,3 TB/s de banda.

Quanto maior a largura de banda, mais rápido o hardware consegue alimentar os aceleradores de matriz usados no treinamento de redes neurais profundas.

---

Interconexões e escalabilidade

Treinar modelos modernos raramente envolve apenas um chip. Normalmente são usados clusters com centenas ou milhares de aceleradores.

• O TPU v6e utiliza uma rede dedicada chamada Inter‑Chip Interconnect (ICI) para formar pods com até 256 chips.
• O Cambricon MLU370‑X8 usa MLU‑Link, que fornece 200 GB/s de comunicação entre placas.
• As GPUs da Biren incluem interconexões de alta velocidade para clusters multi‑acelerador.

Hoje, a arquitetura do cluster pode ser tão decisiva quanto o desempenho de um chip isolado.

---

Fabricação e cadeias de suprimento

A tecnologia de fabricação influencia diretamente desempenho e eficiência energética.

• O Biren BR100 foi produzido usando o processo 7 nm da TSMC com empacotamento CoWoS.
• Os chips Ascend mais recentes combinam projetos fabricados no processo de classe 7 nm da SMIC com wafers produzidos antes das restrições comerciais dos EUA.

Já os chips projetados nos EUA geralmente dependem de cadeias globais avançadas de fabricação e empacotamento, que incluem algumas das tecnologias mais sofisticadas da indústria de semicondutores.

---

Ecossistema de software

No mundo da IA, hardware sozinho não garante adoção.

• Nos EUA, plataformas contam com ecossistemas maduros como CUDA, ROCm e a pilha de software dos TPUs do Google.
• A Huawei promove o framework CANN (Compute Architecture for Neural Networks) para desenvolver aplicações em chips Ascend.

Ferramentas de desenvolvimento, frameworks de machine learning e integração com serviços de nuvem muitas vezes determinam qual hardware domina aplicações reais.

---

O que a comparação revela

Alguns padrões claros emergem da geração atual de aceleradores de IA:

• Liderança em desempenho: chips americanos ainda mostram maior capacidade de computação e memória documentadas.
• Alternativas domésticas: a China desenvolveu múltiplas linhas de chips — Ascend, Biren e Cambricon — para reduzir dependência tecnológica.
• Competição em escala: a disputa está cada vez mais em sistemas gigantes de IA e clusters de supercomputação, não apenas em chips individuais.

Em outras palavras, a corrida por chips de IA não é apenas sobre transistores ou TFLOPs. É uma disputa entre ecossistemas completos — hardware, software, fabricação e infraestrutura de data center — que irão moldar o futuro da computação de inteligência artificial.