Ao aproximar fisicamente memória e processamento, a arquitetura reduz a distância percorrida pelos dados, uma mudança que pode aumentar a largura de banda e diminuir o consumo de energia .

Segundo as projeções apresentadas pela Samsung:

• Desempenho: um sistema de interface baseado no zHBM poderia alcançar até oito vezes o desempenho do HBM5 . Alguns relatos também mencionam velocidade de transferência quatro vezes maior que a do HBM4, com um quarto do consumo de energia .
• Densidade: uma nova geração de técnicas de ligação de wafers poderia permitir mais de dez vezes a densidade de memória em comparação com o HBM convencional .
• Eficiência energética: a proposta é descrita como cerca de três vezes mais eficiente, o equivalente a aproximadamente 66% menos consumo de energia do que o HBM5 .
• Estágio de desenvolvimento: é importante separar promessa de produto: o zHBM ainda é um modelo conceitual e não está em produção .

A Samsung também apresentou o zNAND-O, outra arquitetura conceitual voltada à inferência de IA em dispositivos de borda, ou seja, processamento realizado mais próximo da origem dos dados .

V10 BV-NAND supera 400 camadas e já está em produção

O anúncio mais concreto da Samsung foi o V10 BV-NAND — Bonding V-NAND, ou V-NAND com ligação de wafers. A tecnologia separa a matriz de células de memória da lógica periférica e depois une as duas partes por meio de wafer bonding .

Os principais números divulgados são:

• Mais de 400 camadas ativas, o maior número já anunciado pela Samsung para sua linha V-NAND .
• Densidade de memória cerca de 58% maior que a da geração anterior V9 .
• Eficiência energética aproximadamente três vezes superior, além de menor resistência térmica, segundo a empresa .
• Produção em massa já iniciada, o que faz do V10 BV-NAND o primeiro NAND comercial a ultrapassar a marca de 400 camadas .

A diferença em relação ao zHBM é central: enquanto o zHBM continua sendo uma visão de futuro, o V10 BV-NAND representa uma tecnologia anunciada como disponível para produção comercial.

SK hynix e SanDisk apresentam o padrão aberto HBF

A SK hynix, em parceria com a SanDisk, divulgou a primeira especificação técnica aberta para o High Bandwidth Flash (HBF) por meio do Open Compute Project (OCP), iniciativa voltada à criação de padrões abertos para infraestrutura de computação .

O HBF foi pensado como uma camada intermediária entre a DRAM de alta velocidade — incluindo a HBM — e os SSDs NVMe convencionais. A ideia é oferecer mais capacidade que a memória de alto desempenho, mas com acesso muito mais rápido que o armazenamento tradicional, reduzindo gargalos em tarefas de inferência de IA .

A especificação inicial prevê:

• Capacidade de até 512 GB usando pilhas NAND de oito ou 16 dies, isto é, camadas individuais de chips de memória .
• Largura de banda de até 3,0 TB/s por meio de uma interface UCIe .
• Participação de Google DeepMind e Tenstorrent na aliança responsável pelo desenvolvimento do ecossistema .

Por ser um padrão aberto, o HBF busca facilitar a interoperabilidade entre componentes de diferentes empresas — algo relevante para evitar que a expansão da infraestrutura de IA fique presa a soluções proprietárias.

A mensagem central da FMS 2026: HBM sozinha não basta

O ponto de convergência entre palestras e painéis foi que a HBM, apesar de extremamente rápida, não consegue atender sozinha ao crescimento da demanda por memória e dados gerado pela IA.

A alternativa defendida pelo setor é uma arquitetura hierárquica de memória. Nesse modelo, diferentes tecnologias trabalham em conjunto:

• HBM, para os dados que precisam ser acessados com máxima velocidade pelo acelerador;
• HBF, como camada de maior capacidade e baixa latência para cargas de inferência;
• Memória conectada por CXL, usada para expansão, compartilhamento e agrupamento de capacidade;
• Armazenamento NVMe, destinado a volumes maiores e dados menos urgentes.

Apresentações da Marvell, por exemplo, trataram explicitamente da infraestrutura necessária para a inferência de uma IA mais autônoma, com um portfólio diversificado de memória e armazenamento em vez de uma dependência exclusiva da HBM . O debate sobre CXL também destacou recursos como agrupamento e compartilhamento de memória para lidar com as exigências de capacidade e latência da inferência em escala .

O que não foi confirmado

Duas afirmações presentes na pergunta original não puderam ser verificadas nas fontes publicadas consultadas sobre a FMS 2026.

A primeira é a suposta previsão da Nvidia de que o número de agentes de IA ultrapassará a população mundial e de que a precificação da memória migrará do custo por gigabyte para o custo por operação de entrada e saída, ou I/O.

A segunda é a alegação de que Samsung, SK hynix e Micron já teriam vendido toda a capacidade de produção de DRAM e HBM para 2027, com clientes recebendo apenas entre 60% e 70% dos volumes solicitados.

Essas declarações podem ter sido feitas em uma palestra ou painel ainda não registrado nos relatos indexados, mas não há confirmação suficiente nas fontes disponíveis para tratá-las como fatos.

Em resumo

A FMS 2026 apresentou três sinais claros:

1. A Samsung está explorando a integração vertical de memória e processamento com o zHBM, embora os números mais impressionantes ainda sejam projeções de um conceito.
2. O V10 BV-NAND mostra que a corrida por densidade continua avançando e que a ligação de wafers já chegou a uma solução anunciada em produção em massa.
3. O HBF indica uma tentativa de criar uma nova camada entre HBM e SSD, com especificação aberta e apoio de participantes importantes do ecossistema de IA.

O resultado é uma visão de infraestrutura em camadas: a HBM continuará importante, mas deverá funcionar ao lado de flash de alta largura de banda, CXL e armazenamento NVMe para acompanhar a escala da inteligência artificial.

Ao aproximar fisicamente memória e processamento, a arquitetura reduz a distância percorrida pelos dados, uma mudança que pode aumentar a largura de banda e diminuir o consumo de energia .

Segundo as projeções apresentadas pela Samsung:

• Desempenho: um sistema de interface baseado no zHBM poderia alcançar até oito vezes o desempenho do HBM5 . Alguns relatos também mencionam velocidade de transferência quatro vezes maior que a do HBM4, com um quarto do consumo de energia .
• Densidade: uma nova geração de técnicas de ligação de wafers poderia permitir mais de dez vezes a densidade de memória em comparação com o HBM convencional .
• Eficiência energética: a proposta é descrita como cerca de três vezes mais eficiente, o equivalente a aproximadamente 66% menos consumo de energia do que o HBM5 .
• Estágio de desenvolvimento: é importante separar promessa de produto: o zHBM ainda é um modelo conceitual e não está em produção .

A Samsung também apresentou o zNAND-O, outra arquitetura conceitual voltada à inferência de IA em dispositivos de borda, ou seja, processamento realizado mais próximo da origem dos dados .

V10 BV-NAND supera 400 camadas e já está em produção

O anúncio mais concreto da Samsung foi o V10 BV-NAND — Bonding V-NAND, ou V-NAND com ligação de wafers. A tecnologia separa a matriz de células de memória da lógica periférica e depois une as duas partes por meio de wafer bonding .

Os principais números divulgados são:

• Mais de 400 camadas ativas, o maior número já anunciado pela Samsung para sua linha V-NAND .
• Densidade de memória cerca de 58% maior que a da geração anterior V9 .
• Eficiência energética aproximadamente três vezes superior, além de menor resistência térmica, segundo a empresa .
• Produção em massa já iniciada, o que faz do V10 BV-NAND o primeiro NAND comercial a ultrapassar a marca de 400 camadas .

A diferença em relação ao zHBM é central: enquanto o zHBM continua sendo uma visão de futuro, o V10 BV-NAND representa uma tecnologia anunciada como disponível para produção comercial.

SK hynix e SanDisk apresentam o padrão aberto HBF

A SK hynix, em parceria com a SanDisk, divulgou a primeira especificação técnica aberta para o High Bandwidth Flash (HBF) por meio do Open Compute Project (OCP), iniciativa voltada à criação de padrões abertos para infraestrutura de computação .

O HBF foi pensado como uma camada intermediária entre a DRAM de alta velocidade — incluindo a HBM — e os SSDs NVMe convencionais. A ideia é oferecer mais capacidade que a memória de alto desempenho, mas com acesso muito mais rápido que o armazenamento tradicional, reduzindo gargalos em tarefas de inferência de IA .

A especificação inicial prevê:

• Capacidade de até 512 GB usando pilhas NAND de oito ou 16 dies, isto é, camadas individuais de chips de memória .
• Largura de banda de até 3,0 TB/s por meio de uma interface UCIe .
• Participação de Google DeepMind e Tenstorrent na aliança responsável pelo desenvolvimento do ecossistema .

Por ser um padrão aberto, o HBF busca facilitar a interoperabilidade entre componentes de diferentes empresas — algo relevante para evitar que a expansão da infraestrutura de IA fique presa a soluções proprietárias.

A mensagem central da FMS 2026: HBM sozinha não basta

O ponto de convergência entre palestras e painéis foi que a HBM, apesar de extremamente rápida, não consegue atender sozinha ao crescimento da demanda por memória e dados gerado pela IA.

A alternativa defendida pelo setor é uma arquitetura hierárquica de memória. Nesse modelo, diferentes tecnologias trabalham em conjunto:

• HBM, para os dados que precisam ser acessados com máxima velocidade pelo acelerador;
• HBF, como camada de maior capacidade e baixa latência para cargas de inferência;
• Memória conectada por CXL, usada para expansão, compartilhamento e agrupamento de capacidade;
• Armazenamento NVMe, destinado a volumes maiores e dados menos urgentes.

Apresentações da Marvell, por exemplo, trataram explicitamente da infraestrutura necessária para a inferência de uma IA mais autônoma, com um portfólio diversificado de memória e armazenamento em vez de uma dependência exclusiva da HBM . O debate sobre CXL também destacou recursos como agrupamento e compartilhamento de memória para lidar com as exigências de capacidade e latência da inferência em escala .

O que não foi confirmado

Duas afirmações presentes na pergunta original não puderam ser verificadas nas fontes publicadas consultadas sobre a FMS 2026.

A primeira é a suposta previsão da Nvidia de que o número de agentes de IA ultrapassará a população mundial e de que a precificação da memória migrará do custo por gigabyte para o custo por operação de entrada e saída, ou I/O.

A segunda é a alegação de que Samsung, SK hynix e Micron já teriam vendido toda a capacidade de produção de DRAM e HBM para 2027, com clientes recebendo apenas entre 60% e 70% dos volumes solicitados.

Essas declarações podem ter sido feitas em uma palestra ou painel ainda não registrado nos relatos indexados, mas não há confirmação suficiente nas fontes disponíveis para tratá-las como fatos.

Em resumo

A FMS 2026 apresentou três sinais claros:

1. A Samsung está explorando a integração vertical de memória e processamento com o zHBM, embora os números mais impressionantes ainda sejam projeções de um conceito.
2. O V10 BV-NAND mostra que a corrida por densidade continua avançando e que a ligação de wafers já chegou a uma solução anunciada em produção em massa.
3. O HBF indica uma tentativa de criar uma nova camada entre HBM e SSD, com especificação aberta e apoio de participantes importantes do ecossistema de IA.

O resultado é uma visão de infraestrutura em camadas: a HBM continuará importante, mas deverá funcionar ao lado de flash de alta largura de banda, CXL e armazenamento NVMe para acompanhar a escala da inteligência artificial.