Exclusivo: Como PSMC e UMC se tornaram os principais parceiros da Intel na cadeia de suprimentos do EMIB-T – a batalha contra o CoWoS da TSMC pelo empacotamento de chips de IA

O Papel Exclusivo da PSMC: A Fornecedora de Capacitores de Silício com Capacidade Totalmente Reservada

A PSMC garantiu o papel de fornecedora exclusiva de capacitores de silício para o empacotamento avançado EMIB-T da Intel por meio de sua plataforma de dispositivos passivos integrados (IPD) de 12 polegadas . Após obter a certificação EMIB e entrar em produção estável em julho de 2026, a PSMC está aumentando a produção para 10.000 waferes de 12 polegadas por mês até 2027, com sua capacidade já totalmente reservada .

Este não é um papel secundário. Os capacitores de silício são críticos para a entrega de energia nesses enormes pacotes de IA, e a designação exclusiva da PSMC sinaliza que a Intel se comprometeu com uma única fonte validada para este componente-chave – pelo menos para a rampa de produção inicial.

O Papel da UMC a Jusante: Construindo as Pontes de Silício

A UMC também está vendo um aumento significativo de pedidos, pois fabrica os dispositivos passivos integrados (IPDs) que são fornecidos pela PSMC para a cadeia do EMIB-T da Intel . De acordo com relatórios, a UMC fabrica as pontes de silício EMIB em suas fabs de 12 polegadas em Taiwan e Cingapura .

Isso torna a UMC um nó secundário, mas importante, no mesmo pipeline de suprimentos – a PSMC atua como a fornecedora certificada e a UMC como uma parceira de foundry alimentando esse canal. Juntas, elas criam um hub de suprimentos centrado em Taiwan para o EMIB-T da Intel, espelhando a própria concentração de suprimentos do CoWoS da TSMC em torno de parceiros locais .

EMIB-T vs. CoWoS: A Diferença Arquitetural Central

A inovação fundamental do EMIB é arquitetural: em vez de colocar todos os chiplets em um interposer de silício grande e caro (a abordagem do CoWoS), o EMIB incorpora pequenas pontes de silício diretamente no substrato orgânico, colocadas apenas onde as conexões chip-a-chip são necessárias . O EMIB-T adiciona through-silicon vias (TSVs) à ponte, permitindo a entrega vertical de energia – crítico para aceleradores de IA da classe HBM4 .

Aqui está como as duas plataformas se comparam em métricas-chave:

A capacidade do CoWoS da TSMC deve crescer de ~675k waferes/mês em 2025 para 1,275M em 2026 e 2,31M em 2027 . No entanto, a demanda é tão intensa que a plataforma permanece estruturalmente esgotada para clientes premium de IA, criando um enorme impulso para o EMIB-T da Intel .

A Vitória com a TPU do Google: O Momento Decisivo da Intel Foundry

A próxima geração da TPU do Google, com o codinome "Humufish" (v9), usará o EMIB-T da Intel em vez do CoWoS da TSMC, de acordo com a SemiAnalysis e vários relatos corroborantes . Isso marca o primeiro chip de IA emblemático de uma grande hiperscaler a romper publicamente com o CoWoS.

A Alphabet fez um pedido de foundry de mais de 3 milhões de chips TPU com a Intel, com entrega programada antes de 2028 – o maior contrato de volume de chips de IA que a Intel Foundry já garantiu . O Google deve produzir mais de 6 milhões de TPUs entre 2027 e 2028, com a participação da foundry da Intel representando aproximadamente metade da produção total em 2028 .

O próprio roteiro de TPU do Google mostra a geração v8 (Sunfish/Zebrafish) permanecendo no TSMC N2/CoWoS para o segundo semestre de 2027, enquanto a v9 Humufish muda para o EMIB-T da Intel especificamente para aliviar os gargalos do CoWoS . A decisão é impulsionada tanto pelo custo quanto pela capacidade: o Google migra para o empacotamento da Intel por uma vantagem de custo de ~50%, enquanto também constrói um relacionamento com um segundo fornecedor de empacotamento de alto volume .

O Risco Crítico: Gargalo no Rendimento do Substrato

Este é o número que impede a narrativa do EMIB-T de ser uma vitória limpa. Enquanto o rendimento das pontes EMIB-T da Intel supostamente excede 90% no nível de validação, os rendimentos dos substratos permanecem próximos a 50% . Este é o gargalo que impede a produção em massa em grande escala.

O CEO da Intel, Lip-Bu Tan, confirmou na Conferência de Tecnologia Global do J.P. Morgan que os clientes estão pré-pagando fornecedores de substrato taiwaneses e japoneses para garantir capacidade – com quatro fornecedores de Taiwan e dois do Japão solicitando compromissos antecipados . A Unimicron, parceira de substrato da Intel, afirmou que o EMIB-T não atingirá a produção em massa total até o início de 2028 .

O analista Ming-Chi Kuo observou que as plataformas CoWoS de 5,5 retículas da TSMC visam rendimentos começando em torno de 98% em 2026, dando à Intel uma lacuna de rendimento significativa a ser fechada .

Implicações Estratégicas para 2027–2028

A reconfiguração da indústria está em andamento. As restrições de capacidade do CoWoS estão forçando as hiperscalers a qualificar empacotamentos alternativos, e o EMIB-T da Intel é a alternativa mais crível disponível. A plataforma oferece uma vantagem de custo de ~50%, passo de bump (bump pitch) validado de 36/35 µm (aumento de 65% na densidade de bumps em relação ao Granite Rapids) e capacidade de pacote de 4,5+ retículas .

Se a Intel resolver o problema de rendimento do substrato até 2027–2028, o EMIB-T poderá capturar uma participação significativa do empacotamento de IA do CoWoS, particularmente de hiperscalers (Google, potencialmente Meta) que buscam ativamente uma segunda fonte para mitigar o risco de suprimento do CoWoS . Se não, a janela se estreita à medida que a expansão sísmica da capacidade do CoWoS da TSMC (dobrando até 2027) alcança a demanda .

A vitória com o Google valida a Intel Foundry como uma segunda fonte viável de empacotamento avançado para os maiores compradores de chips de IA do mundo. Isso pode catalisar vitórias de design adicionais de outros designers de chips de IA atualmente limitados pelos prazos de entrega do CoWoS e pelo risco de fornecedor único .

O papel de fornecedora exclusiva da PSMC e o envolvimento a jusante da UMC criam um hub de suprimentos centrado em Taiwan para o EMIB-T da Intel – uma faca de dois gumes. Isso espelha o risco de concentração geográfica da cadeia de suprimentos do CoWoS da TSMC, mas também garante capacidade comprometida de parceiros já comprovados em operações de foundry de alto volume .