A embalagem avançada virou o novo limite para a oferta de chips de IA

A oferta de chips para inteligência artificial é cada vez mais definida por uma etapa posterior à fabricação do silício: a embalagem avançada. Analistas citados pela imprensa taiwanesa afirmam que a TSMC pretende dobrar sua capacidade de CoWoS — de cerca de 130 mil equivalentes de wafers por mês em 2026 para aproximadamente 260 mil até o fim de 2028. A expansão estaria concentrada no campus da empresa no Arizona, nos Estados Unidos, e na instalação AP7, em Taiwan. Trata-se, porém, de uma estimativa de analistas, não de uma meta detalhada oficialmente pela TSMC; cronograma, composição dos produtos e volume efetivamente obtido ainda são incertos. 78

Por que o CoWoS se tornou um gargalo da IA

CoWoS significa Chip-on-Wafer-on-Substrate. É uma família de tecnologias de encapsulamento 2,5D usada para integrar grandes chips de computação — ou vários chiplets — com memórias HBM (High Bandwidth Memory, memória de alta largura de banda).

Em um acelerador moderno de IA, produzir o chip lógico é apenas parte do processo. O produto só pode ser entregue depois que o processador, as pilhas de HBM, o substrato e o encapsulamento forem integrados. Essa montagem exige conexões extremamente densas, ampla largura de banda de memória, boa entrega de energia e altos rendimentos de fabricação. Portanto, mesmo havendo wafers disponíveis, a falta de capacidade de embalagem avançada pode limitar quantos aceleradores chegam de fato ao mercado.

A demanda também é altamente concentrada. Em 2025, NVIDIA, Google, AMD e Amazon responderam juntas por mais de 90% do valor da capacidade global de CoWoS e do fornecimento de HBM, embora representassem apenas cerca de 12% da produção de chips lógicos avançados, segundo análise da Epoch AI. 35 A TrendForce também apontou que a escassez de CoWoS se espalhou pela cadeia, alcançando equipamentos, substratos, materiais de encapsulamento e outros componentes. 39

Na prática, isso torna a alocação de capacidade decisiva. Reservas feitas pelos maiores clientes podem deixar desenvolvedores menores de chips de IA e novos programas de aceleradores personalizados diante de longos prazos de qualificação e compra.

A expansão da TSMC é grande, mas as projeções divergem

O número de 260 mil equivalentes de wafers mensais para o fim de 2028 é uma meta reportada bastante ambiciosa. Outras previsões publicadas são menores: a Mizuho projetou 140 mil unidades mensais em 2026 e entre 190 mil e 200 mil em 2027; outro relatório citou expectativa de aproximadamente 220 mil unidades por mês no fim de 2028. 64

A diferença importa porque essas estimativas vêm de analistas e da cadeia de suprimentos, não são medidas idênticas de produção garantida. Elas podem considerar premissas distintas sobre variantes de CoWoS, terceirização, rendimento de produção e conversão para equivalentes de wafer.

A conclusão mais sólida é menos precisa, mas mais relevante: a TSMC e seus parceiros estão expandindo rapidamente, enquanto a procura por encapsulamento para IA também cresce em ritmo acelerado.

A empresa ainda constrói capacidade de embalagem avançada no Arizona e amplia instalações em Taiwan. Por enquanto, contudo, a atividade continua fortemente concentrada na Ásia. As fábricas americanas da TSMC fazem parte de um esforço de localização que levará anos, e não representam uma substituição imediata das cadeias centradas em Taiwan. 40

Onde o EMIB-T da Intel se diferencia

A tecnologia EMIB (Embedded Multi-die Interconnect Bridge) da Intel adota outra abordagem física. Em vez de colocar todos os chips sobre um interposer de silício de tamanho integral, ela embute pequenas pontes de silício no substrato orgânico do pacote apenas nos pontos em que chips vizinhos precisam de conexões densas e rápidas. 1725

O EMIB-T adiciona vias através do silício (through-silicon vias, ou TSVs) à ponte. Segundo a Intel, esses canais verticais levam energia diretamente aos chips, em vez de contornarem a ponte, o que pode melhorar a eficiência energética e a entrega de sinais em pacotes complexos para IA. 25

Em termos simples, a diferença é esta:

• CoWoS usa uma integração baseada em um interposer maior, voltada a pacotes de grande escala e alta largura de banda.
• EMIB/EMIB-T usa pontes localizadas, reduzindo a quantidade de silício necessária para o interposer e abrindo possibilidade de menor custo, caso os rendimentos de produção sejam comparáveis. 17

A Intel afirma que o EMIB-T deve escalar para além de 12 vezes o tamanho de retículo até 2028. 17 Isso o torna uma opção relevante para alguns sistemas muito grandes baseados em chiplets, sobretudo aceleradores personalizados cujos projetistas possam otimizar o pacote em torno de uma topologia baseada em pontes.

Mas o EMIB-T não deve ser tratado como substituto automático do CoWoS. A escolha depende do arranjo de memória, do layout dos chips, do orçamento de energia, do projeto térmico, das exigências de interconexão, do cronograma de software e da qualificação de fornecedores. Um cliente que já desenhou um produto para uma plataforma dificilmente consegue trocar de tecnologia no fim do ciclo de desenvolvimento.

O que muda na cadeia de suprimentos de IA

Capacidade de encapsulamento passa a ser insumo estratégico

Empresas de chips de IA precisam assegurar mais do que acesso a wafers de processos avançados. Elas precisam sincronizar HBM, substratos avançados, testes, montagem e capacidade de embalagem. A escassez de CoWoS significa que a alocação de encapsulamento pode definir volumes de produção e datas de lançamento tão diretamente quanto o acesso aos nós lógicos mais avançados. 3539

Isso favorece projetos desenvolvidos em conjunto com os fornecedores e reservas de capacidade de longo prazo. A empresa de encapsulamento deixa de ser apenas a última etapa de manufatura e passa a ser uma parceira central de arquitetura e planejamento de suprimentos.

A cadeia se diversifica, mas Taiwan segue central

A adição de capacidade da TSMC no Arizona e as operações americanas de embalagem avançada da Intel criam mais opções geográficas. A Intel descreve o EMIB como parte de sua plataforma americana de encapsulamento avançado, enquanto a TSMC constrói suas primeiras instalações desse tipo no Arizona. 2540

Isso pode reduzir a concentração na margem, mas não eliminá-la. Taiwan continua crucial para embalagens avançadas em alto volume. Uma alternativa qualificada exige mais do que espaço de fábrica: requer processos maduros, bons rendimentos, fornecimento de materiais, integração com HBM, testes e validação dos clientes.

Intel, OSATs e fornecedores de memória ganham relevância

As restrições do CoWoS abrem espaço para a Intel Foundry oferecer recursos de encapsulamento mesmo para clientes que escolham outra fábrica para produzir o chip lógico. O desenho de pontes localizadas do EMIB-T dá à Intel uma proposta diferenciada, e não uma simples cópia do CoWoS. 1725

Ao mesmo tempo, empresas de montagem e teste terceirizados — conhecidas no setor pela sigla OSAT —, fornecedores de substratos e fabricantes de HBM se tornam mais estratégicos. O gargalo se distribui por uma cadeia de insumos interdependentes, e não se limita a uma única linha de encapsulamento. 39

O cenário mais provável até o fim da década

O resultado mais provável não é o desaparecimento do CoWoS nem uma vitória do EMIB-T em todos os projetos. A tendência é um mercado de embalagem avançada mais segmentado:

• O CoWoS deve permanecer relevante para os maiores aceleradores, que exigem enorme largura de banda de memória.
• O EMIB-T pode atender projetos que se beneficiem de pontes localizadas, entrega alternativa de energia e menor uso de interposer de silício.
• Integração 3D e encapsulamento em nível de painel devem ganhar atenção à medida que aumentam as dimensões dos pacotes, a quantidade de HBM, o consumo de energia e os custos.

Há relatos de que a TSMC busca iniciar uma rampa de CoPoS — Chip-on-Panel-on-Substrate, uma abordagem de encapsulamento em painel — entre 2028 e 2029. Reportagens posteriores, porém, apontaram um possível cronograma mais tardio. 912 Essa incerteza resume o desafio: os roteiros tecnológicos de encapsulamento avançam rapidamente, mas a comercialização depende tanto da maturidade da manufatura quanto da ambição do projeto.

Para quem compra chips de IA, a lição prática é direta: computação de ponta não é mais contratada apenas no nível do wafer. A capacidade de reservar, qualificar e ampliar a embalagem avançada se tornou parte da vantagem competitiva.