CoPoS: O Plano da TSMC para Quebrar a Liderança da Samsung em Embalagens de Painéis

A indústria de semicondutores está vivendo uma revolução nas embalagens de chips, e a TSMC está apostando alto na tecnologia de embalagem em painel, conhecida como PLP (do inglês Panel-Level Packaging), para quebrar a liderança da Samsung e aliviar o enorme gargalo de capacidade de sua tecnologia CoWoS. No centro dessa ofensiva está o CoPoS (Chip-on-Panel-on-Substrate), uma nova plataforma que substitui os tradicionais wafers de silício redondos por painéis quadrados para empacotar mais chips de IA por um custo menor.

A linha de produção piloto já está no ar, mas o caminho para a fabricação em alto volume ainda não está totalmente claro.

O Que Torna o CoPoS Diferente

O CoPoS é a resposta da TSMC aos limites de escala do empacotamento em nível de wafer. Em vez de processar wafers redondos de 300 mm, ele utiliza painéis quadrados de 310 mm × 310 mm, com planos de usar dimensões ainda maiores no futuro. Essa mudança de geometria faz uma diferença enorme: a área útil da superfície aumenta drasticamente .

Imagine uma pizza grande: ao tentar cortar quadrados de uma pizza redonda, você desperdiça muita borda. Usar um painel quadrado é como assar a pizza em uma forma retangular, aproveitando quase toda a massa para os chips.

A tecnologia integra a abordagem madura do CoWoS (Chip-on-Wafer-on-Substrate) da TSMC com técnicas de embalagem Fan-Out em painel (FOPLP). O resultado é uma plataforma sob medida para os tamanhos extremos de interposers e a integração de chiplets exigidos pelas GPUs de IA e ASICs personalizados da próxima geração . A Nvidia é amplamente vista como a principal cliente inicial, com a expectativa de que o CoPoS suporte seus processadores de IA da era pós-Blackwell, conhecida como Rubin .

Da Linha Piloto à Produção em Massa: Uma Linha do Tempo Incerta

A implementação do CoPoS está acontecendo em duas frentes. A primeira, a linha piloto, avançou dentro do cronograma. As entregas de equipamentos começaram em fevereiro de 2026, e a linha completa na subsidiária VisEra, em Longtan, foi concluída em junho de 2026 . Na reunião anual de acionistas da TSMC em 4 de junho, o Chairman e CEO C.C. Wei confirmou publicamente que a linha piloto está ativa, os materiais estão garantidos e uma validação abrangente está em andamento .

A segunda frente é a fabricação em alto volume, e aqui o cenário é menos definido. A janela de tempo mais citada por fontes da indústria e da cadeia de suprimentos é do final de 2028 ao primeiro semestre de 2029, com a produção em larga escala concentrada na unidade AP7 da TSMC em Chiayi, Taiwan .

No entanto, um relatório de abril de 2026 aponta um cenário diferente. Ele sugere que a produção em massa foi adiada para o quarto trimestre de 2030, cerca de dois anos depois do que muitos analistas esperavam. O atraso, segundo este relatório, se deve a desafios técnicos persistentes de "uniformidade" e "deformação" (warpage) ao escalar para as dimensões de um painel . Apesar disso, projeta-se que os gastos de capital da TSMC em embalagens avançadas cresçam a uma taxa anual composta de 24% entre 2025 e 2027, mostrando o quanto essa aposta é central para o futuro da empresa .

A Disputa com a Samsung

Hoje, a Samsung é a líder clara em embalagens de painéis. A empresa vem comercializando essa tecnologia há anos, aplicando-a em processadores móveis e CIs de gerenciamento de energia. Agora, ela está desenvolvendo uma tecnologia ainda mais ambiciosa, o SoP (System-on-Panel), voltada para clientes como a Tesla . A plataforma FOPLP da Samsung já oferece vantagens significativas sobre as embalagens convencionais, como um formato até 40% menor e desempenho térmico 15% melhor .

A TSMC entrou tarde nesse jogo: só começou a levar o desenvolvimento a sério em 2024 . Mas o CoPoS representa um contra-ataque cirúrgico. Em vez de competir diretamente em chips móveis, a TSMC está projetando o CoPoS especificamente para os maiores e mais complexos processadores de IA — as GPUs da Nvidia, ASICs de hiperescaladores e outros chips de computação de alto desempenho que definirão a próxima década da arquitetura de data centers .

Se a TSMC conseguir resolver os problemas de engenharia na escala de painel e iniciar a produção em massa entre 2028 e 2029, ela tem tudo para corroer a vantagem de pioneira da Samsung com uma plataforma feita sob medida para a era da IA.

O Mercado Bilionário que Está em Jogo

O mercado de embalagens avançadas está no que os analistas chamam de "ciclo de ouro", com crescimento simultâneo em volume e preço, totalmente impulsionado pela demanda por IA . Os números contam essa história:

• Em 2026, o mercado global de embalagens avançadas de semicondutores deve atingir entre US$ 44 bilhões e US$ 59 bilhões, com a consultoria Sigmaintell projetando US$ 58,7 bilhões .
• No segmento específico de chips de IA, o mercado foi avaliado em cerca de US$ 7,5 bilhões em 2025 e deve crescer a uma taxa anual de 12%, atingindo US$ 22,5 bilhões até 2035 .
• Para o início da próxima década, as estimativas variam. A Bloomberg Intelligence vê o mercado de embalagens 2.5D/3D crescendo 26% ao ano, para US$ 80,5 bilhões em 2033 . Já a Fortune Business Insights projeta US$ 94,3 bilhões para 2034 para o mercado total de embalagens avançadas .

Apesar da rápida expansão, a oferta de embalagens 2.5D e 3D continua muito apertada. A Sigmaintell espera que esse desequilíbrio dure até pelo menos o segundo semestre de 2027 .

A Grande Incógnita

A maior variável em todo esse planejamento não é a demanda do mercado, mas a engenharia. A capacidade da TSMC de resolver os problemas de uniformidade e deformação — que já atrasaram o desenvolvimento inicial — determinará se o CoPoS chegará como um competidor de peso no final desta década ou se escorregará para 2030 .

Do jeito que as coisas estão em meados de 2026, a linha piloto está pronta, a cadeia de suprimentos está se formando e o dinheiro está na mesa. O resto depende das curvas de rendimento que a TSMC conseguir extrair de seus painéis quadrados.