Da base lógica de 4 nm à memória 3D: o plano da Samsung para o HBM

A Samsung está transformando o HBM — memória de alta largura de banda usada em aceleradores de inteligência artificial — em algo mais do que uma pilha de DRAM conectada ao processador. O plano avança em três etapas: primeiro, funções de controle e interface passam para a base lógica do HBM; depois, essa base ganha sensores, expansão de memória e processamento próximo aos dados; por fim, o processador é colocado diretamente sob a pilha de DRAM em uma arquitetura 3D chamada zHBM. 1713

É importante separar a visão de longo prazo das especificações já demonstradas. Os números mais ambiciosos associados ao zHBM são metas de arquitetura para o futuro, e não resultados de produção medidos em um acelerador comercial. 1713

O roteiro em uma visão

Fase	Principal mudança arquitetural	Benefício esperado
Fase 1: cHBM	Transferência do controlador de memória e de uma interface die-to-die mais compacta para a base lógica do HBM	Liberação de área no acelerador e redução do custo energético da movimentação de dados
Fase 2: aHBM	Inclusão de telemetria, controladores de expansão e elementos de processamento na base lógica	Melhor gerenciamento, maior capacidade e processamento mais próximo da memória
Fase 3: zHBM	Empilhamento da estrutura de DRAM/HBM diretamente sobre o acelerador de IA	Caminho mais curto entre memória e processador e conexões verticais mais densas

A evolução muda progressivamente o papel da base die, ou matriz lógica de base. Em vez de funcionar principalmente como uma camada de conexão e controle, ela passa a atuar como um subsistema lógico cada vez mais completo — e, no zHBM, torna-se parte de uma estrutura vertical que combina computação e memória. 182027

Fase 1: cHBM tira o controle do acelerador

O ponto de partida da Samsung é o HBM4 com DRAM 1c e uma base lógica fabricada em 4 nm. A empresa afirma que o HBM4 pode alcançar até 13 Gbps e até 3.300 GB/s de largura de banda por pilha. Esses números se referem ao produto HBM4 e não devem ser tratados como especificações do futuro zHBM. 3537

Na primeira fase do roteiro, a Samsung propõe substituir a PHY — a camada de interface física — tradicional e maior do acelerador de IA por uma interface die-to-die mais compacta. Ao mesmo tempo, parte das funções do controlador de memória migra do acelerador para a base lógica do HBM. 1720

A ideia oferece duas vantagens principais:

• Mais espaço no acelerador: a área antes ocupada pelo controlador e pela interface de memória poderia ser usada para unidades de computação, cache ou lógica específica da aplicação.
• Menor percurso elétrico: ao transferir funções para a base lógica, o sistema pode reduzir a distância e o custo associados à comunicação entre o acelerador e o HBM, melhorando a eficiência energética da interface. 13

Alguns relatos mencionam a possibilidade de recuperar entre 5% e 10% da área do acelerador e obter uma melhoria de desempenho de 10% a 20%. No entanto, esses valores vêm de materiais de roteiro divulgados ou reportados e não representam um resultado universal para todo processador de IA. 1729

Fase 2: aHBM transforma a base em um subsistema ativo

Na segunda etapa, o espaço liberado na base lógica passa a receber novas funções. O conceito de aHBM, ou HBM avançado, inclui sensores e telemetria em tempo real para acompanhar temperatura, tensão e outras condições de operação. Também prevê funções de confiabilidade e autoteste, permitindo monitorar a pilha de memória com mais precisão. 182728

A base lógica poderia ainda funcionar como uma interface de expansão, conectando HBM adicional ou memórias como a LPDDR. Isso daria aos projetistas outra forma de aumentar a capacidade utilizável do sistema sem depender exclusivamente da pilha local de HBM. 182829

A Samsung também propõe incorporar elementos de processamento na base die. Eles não substituiriam uma GPU ou um acelerador de uso geral. O objetivo seria executar operações específicas e intensivas em acesso à memória mais perto dos dados, reduzindo parte do tráfego pelo encapsulamento e melhorando a utilização da largura de banda. 61927

Essa é a fase de transição: o HBM continua ao lado do processador em um encapsulamento 2,5D, mas sua base lógica começa a se comportar como um subsistema inteligente de entrada e saída, gerenciamento e processamento.

Fase 3: zHBM coloca a memória sobre o processamento

O zHBM é a etapa mais radical do plano. No encapsulamento HBM convencional, o acelerador e as pilhas de memória ficam lado a lado sobre um interposer — uma camada intermediária que permite a comunicação entre os chips. No conceito da Samsung, o processador fica diretamente sob a pilha de DRAM, formando uma estrutura de computação e memória verdadeiramente 3D. 3732

Essa organização vertical pretende encurtar o caminho percorrido pelos dados e substituir uma interface concentrada nas bordas por conexões verticais distribuídas e mais densas. Em princípio, isso pode proporcionar:

• maior largura de banda por meio de uma conexão muito mais ampla;
• menor consumo de energia nas E/S, já que os sinais percorrem uma distância menor;
• entrega de dados mais eficiente para treinamento e inferência de modelos de IA; e
• redução da área lateral do encapsulamento, pois as pilhas de HBM não precisam ficar distribuídas ao redor do processador. 13732

Por isso, o zHBM não é apenas um HBM “mais rápido”. Ele altera a relação física entre memória e computação. O resultado final dependerá não só da velocidade da DRAM, mas também da topologia do encapsulamento, do desenho da interface, do fornecimento de energia, do controle térmico e do quanto a carga de trabalho é sensível à movimentação de dados.

Como as metas se comparam ao HBM5

A Samsung divulgou metas com diferentes referências e métricas. Portanto, elas devem ser lidas como afirmações separadas, e não como um único benchmark diretamente comparável:

• HBM5 versus HBM4E: a Samsung pretende dobrar o desempenho, elevar em 20% o desempenho por watt e reduzir em 20% a resistência térmica. Relatos colocam a produção em massa por volta de 2028, mas o HBM5 ainda é uma geração de roteiro, não um padrão de produção amplamente estabelecido. 4101214
• zHBM versus HBM4E: uma comparação apresentada no contexto da Hot Chips apontou cerca de 70% menos consumo de energia da DRAM e mais de 2,3 vezes a largura de banda da DRAM. 111
• Metas de longo prazo do zHBM: a Samsung também apresentou objetivos de até oito vezes mais desempenho, três vezes mais desempenho por watt e uma redução de 75% a 90% na resistência térmica em relação ao HBM4E. 21314

A diferença entre “2,3 vezes mais largura de banda” e “oito vezes mais desempenho” não é necessariamente uma contradição. Largura de banda, consumo da DRAM, desempenho da aplicação e desempenho por watt são métricas diferentes e podem usar configurações distintas. O material disponível não traz metodologia suficiente para reconciliar de forma independente todos os números; por isso, eles devem ser entendidos como metas arquiteturais, não como um resultado único de benchmark. 11014

Onde o zHBM entra na estratégia CUBE

A Samsung descreve o CUBE a partir de quatro objetivos: Capacity (capacidade), Utilization (utilização), Bandwidth (largura de banda) e Efficiency (eficiência). A tese da empresa é que os sistemas de IA precisam de mais do que interfaces de memória cada vez mais rápidas: eles também precisam organizar e usar a memória de forma mais inteligente em três dimensões. 257

As três fases do HBM se conectam a esses objetivos:

• Capacidade: a expansão pela base lógica pode conectar camadas adicionais de memória, enquanto o empilhamento vertical aumenta a densidade sem ampliar tanto a área lateral do encapsulamento. 418
• Utilização: telemetria, lógica de controle e processamento seletivo próximo à memória podem tornar a capacidade e a largura de banda existentes mais úteis para cargas específicas. 1827
• Largura de banda: conexões verticais diretas reduzem a distância entre processamento e memória e abrem espaço para uma quantidade maior de E/S. 37
• Eficiência: reduzir a movimentação de dados e o custo da interface pode diminuir o consumo, enquanto o monitoramento térmico mais detalhado pode ajudar o sistema a operar mais perto de seus limites. 1511

Nesse sentido, o zHBM é a expressão mais clara da abordagem de memória no eixo Z da Samsung: construir para cima para aumentar a densidade e reduzir a distância de comunicação, em vez de continuar expandindo um pacote 2,5D lado a lado. 713

Os desafios que ainda precisam ser resolvidos

Controle térmico

Colocar um processador de alto consumo sob uma pilha de DRAM dificulta a remoção de calor. O chip de computação fica mais distante do caminho de resfriamento, enquanto a DRAM precisa operar dentro de uma faixa térmica relativamente restrita. Assim, a redução de resistência térmica divulgada pela Samsung é uma meta de engenharia, não um benefício automático do empilhamento 3D. A empresa e seus parceiros de fabricação ainda terão de demonstrar que desempenho, confiabilidade da memória e refrigeração podem coexistir em um pacote produzido em escala. 1419

Bonding, alinhamento e rendimento

Uma estrutura 3D direta exige bonding e alinhamento extremamente precisos em interfaces grandes. Afinamento de wafers, integração de TSVs, controle de empenamento, gerenciamento de defeitos e união com alto rendimento tornam-se ainda mais importantes quando processador e memória são fisicamente unidos.

Um defeito em qualquer lado pode reduzir o valor de todo o conjunto. Isso aumenta a importância dos testes de chips conhecidos como bons, das redundâncias de reparo e do acesso a testes antes e depois da união. O próprio roteiro da Samsung aponta para funções ampliadas de confiabilidade e autoteste na base lógica, mostrando como embalagem e testes estão ligados à arquitetura. 2728

Fornecimento de energia e integridade dos sinais

Uma interface vertical muito ampla ainda precisa de alimentação estável, temporização, clock, controle de ruído e qualidade de sinal. Uma largura de banda teórica maior não garante melhor desempenho de aplicação se a integridade elétrica, o estrangulamento térmico ou a qualidade dos sinais limitarem a operação sustentada.

Altura da pilha e restrições mecânicas

Mais estruturas verticais podem aumentar a espessura do pacote, o estresse mecânico e a complexidade do caminho de resfriamento. O projeto final terá de equilibrar capacidade e largura de banda com altura, empenamento, fabricação, substrato e limites da placa do sistema.

Coengenharia entre processador e memória

O HBM convencional pode ser integrado como um componente de memória relativamente modular. Já o aHBM — especialmente o zHBM — exige coordenação muito mais estreita entre acelerador, lógica da base, encapsulamento, firmware, ambiente de execução e software.

Controle de interfaces, coerência, tratamento de falhas e operações próximas à memória precisarão ser planejados em conjunto. Isso pode aumentar a especialização e a eficiência, mas também pode tornar o sistema menos intercambiável do que soluções baseadas no HBM convencional.

Prazo comercial e adesão do ecossistema

O zHBM continua sendo um conceito para o futuro, e relatos situam sua comercialização depois de 2029. O cronograma e as metas de desempenho dependerão da maturidade do encapsulamento, da adesão dos clientes, de padrões, do rendimento de fabricação e do custo final. 8914

O que fica de mais importante

O roteiro da Samsung pode ser entendido como uma transferência gradual de inteligência para a pilha de memória:

1. cHBM: libera área do acelerador e transfere funções de interface e controle.
2. aHBM: transforma a base lógica em um subsistema monitorado, expansível e capaz de executar operações selecionadas.
3. zHBM: une fisicamente computação e memória ao posicionar o processador sob a pilha de DRAM.

O possível retorno é significativo: menos energia gasta em E/S, mais silício disponível para o acelerador, maior densidade de largura de banda e melhor desempenho por watt. Mas a etapa final também desloca os problemas mais difíceis do desenho da interface de memória para a engenharia térmica, o bonding, o rendimento, os testes e a coengenharia do sistema.

Por enquanto, o zHBM é uma direção ambiciosa apoiada por metas da Samsung — não uma prova de que um pacote 3D de IA em produção já consegue entregar esses números.