Nvidia Feynman: por que A16, SoIC e CPO da TSMC serão decisivos

A escolha de processo atribuída à plataforma é o A16 da TSMC, descrito na cobertura como uma tecnologia de classe 2 nanômetros aprimorada — ou de classe 1,6 nanômetro. Com isso, a Feynman supostamente pularia a família N2 em vez de usá-la como uma etapa intermediária.

Essa combinação pode aumentar a densidade e ajudar a enfrentar os desafios de consumo de energia e integridade de sinal em grandes clusters de IA. As fontes, no entanto, não apresentam especificações finais verificadas de desempenho. Portanto, números exatos de largura de banda ou performance da Feynman não devem ser tratados como dados confirmados do produto.

O que a TSMC precisaria entregar

As necessidades atribuídas à Feynman vão muito além de aumentar a produção de wafers em processos avançados. A TSMC teria de coordenar várias etapas industriais ao mesmo tempo:

• Produção lógica em A16: a TSMC precisaria levar o processo A16 aos níveis de rendimento e volume necessários para uma plataforma Nvidia de grande escala. Os relatos apontam o A16 como a tecnologia esperada para a Feynman, mas a distribuição entre clientes e os detalhes finais de produção continuam sem confirmação.
• Integração 3D via SoIC: um número maior de chiplets empilhados verticalmente exigiria muito mais capacidade de SoIC, além de processos de ligação, testes, controle térmico e gerenciamento de rendimento capazes de tornar a produção economicamente viável em escala.
• Encapsulamento 2,5D e HBM: a plataforma deve combinar integração 3D com HBM e fluxos de encapsulamento avançado, como CoWoS ou tecnologias sucessoras. Os relatos não estabelecem uma configuração final para o pacote da Feynman.
• Fabricação de CPO: motores ópticos e chips de comutação precisariam ser integrados e testados como um sistema confiável de produção, e não apenas como uma demonstração limitada. A TSMC é apontada como participante da cadeia de fotônica de silício e encapsulamento dos produtos CPO da Nvidia.

A consequência estratégica é clara: a capacidade de encapsulamento pode se tornar tão importante para o roteiro da Nvidia quanto a capacidade de fabricar transistores avançados. Uma fábrica pode produzir lógica de ponta, mas uma plataforma completa de IA também depende da montagem de chips, memória e conexões ópticas com rendimento, consumo e características térmicas aceitáveis.

Capacidade de SoIC: a expansão projetada

Relatos da cadeia de suprimentos descrevem uma forte expansão dos planos de SoIC da TSMC. Metas anteriores mencionadas nas reportagens indicavam uma capacidade de aproximadamente 10 mil a 15 mil wafers de SoIC por mês durante 2026, subindo para 20 mil wafers mensais no fim daquele ano. A meta mais recente divulgada em relatos é de cerca de 50 mil wafers por mês até o fim de 2027.

Isso representaria um aumento de 2,5 vezes em relação à meta de 20 mil wafers mensais prevista para o fim de 2026. A demanda estaria ligada não apenas à Nvidia, mas também à AMD e a outros clientes de encapsulamento avançado. Por isso, toda essa capacidade não seria necessariamente destinada à Feynman.

São números de planejamento atribuídos a fontes do setor, e não alocações confirmadas pela Nvidia. Além disso, eles representam capacidade de wafers, não a quantidade de sistemas Feynman acabados. A produção final dependeria do tamanho dos chips, do desenho dos pacotes, dos índices de rendimento e dos testes posteriores.

AP7 e AP8: onde a expansão deve ocorrer

A expansão relatada concentra-se nas instalações AP7, em Chiayi, e AP8, no Southern Taiwan Science Park, no sul de Taiwan.

A AP7 é descrita como um projeto dividido em oito fases. As reportagens afirmam que as primeiras etapas já incluem atividades de instalação, enquanto as fases seguintes estão em diferentes estágios de licenciamento e planejamento. A unidade deverá atender a várias tecnologias de encapsulamento avançado — incluindo SoIC, CoWoS e produção relacionada a CPO — conforme as necessidades dos clientes.

A AP8 é descrita como um projeto de três fases, P1 a P3, com foco em encapsulamento avançado, como CoWoS. Os dados públicos disponíveis não oferecem datas confiáveis, fase a fase, para o início das operações. Por isso, cada marco de construção não deve ser interpretado como um prazo firme de produção.

O aspecto mais importante é o calendário. Fábricas e equipamentos de encapsulamento precisam ser planejados muito antes de um novo acelerador alcançar a produção em volume. Se a Feynman realmente estiver prevista para o segundo semestre de 2028, decisões de qualificação e capacidade terão de ser tomadas vários anos antes.

Rubin e Feynman avançam ao mesmo tempo

A transição não será uma simples troca de gerações. A Nvidia estaria ampliando a produção da Vera Rubin enquanto direciona pesquisa, desenvolvimento e recursos da cadeia de suprimentos para a Feynman. Os próprios materiais da Nvidia descrevem a Vera Rubin como uma plataforma entrando em produção total, enquanto relatos do setor colocam a Feynman no segundo semestre de 2028.

Essa sobreposição oferece uma vantagem, mas também aumenta a pressão industrial. A Nvidia pode manter uma cadência regular de produtos, sem esperar que uma geração termine antes de preparar a seguinte. TSMC e seus fornecedores, por outro lado, precisam atender à demanda atual da Rubin enquanto qualificam um novo processo, encapsulamentos mais complexos, componentes ópticos e materiais associados à Feynman.

Por que a adoção de CPO pela Nvidia importa

A plataforma Spectrum-X Ethernet Photonics oferece um exemplo inicial da direção que a Feynman pode seguir. O produto integra a óptica coempacotada diretamente ao ASIC de comutação, aproximando os componentes ópticos do silício para reduzir a distância percorrida por sinais de alta velocidade em conexões elétricas. A Nvidia afirma que a plataforma chegou à produção por meio de um trabalho conjunto de engenharia entre empresas de semicondutores e sistemas.

A Nvidia descreve o Spectrum-X Ethernet Photonics como um sistema Ethernet CPO de 200 gigabits por segundo por canal, com até 409,6 terabits por segundo de largura de banda em seus materiais de produto. A página oficial indica disponibilidade no segundo semestre de 2026, enquanto relatos do setor mencionam envios a parceiros selecionados e a entrada em produção em volume.

A cadeia de suprimentos atribuída ao produto coloca a TSMC na fabricação da fotônica de silício e a Foxconn na montagem do sistema final de switches. Outros parceiros participam do encapsulamento e dos testes em nível de chip, da fabricação de lasers e das submontagens ópticas.

A CPO é relevante porque os clusters de IA estão cada vez mais limitados pela rede que conecta os aceleradores. À medida que os sistemas crescem, consumo de energia, largura de banda, alcance elétrico e integridade de sinal podem restringir o desempenho geral, mesmo quando o silício de computação fica mais rápido. A integração óptica busca resolver parte desse problema de expansão horizontal, embora volume, confiabilidade e implantação pelos clientes ainda sejam testes práticos importantes.

O que isso indica para a infraestrutura de IA

Os relatos sobre a Feynman apontam para uma mudança mais ampla na forma como a capacidade de hardware para IA é planejada. O roteiro de produtos da Nvidia pode influenciar os investimentos da TSMC antes mesmo de um chip chegar ao mercado, porque a plataforma exige investimentos coordenados em lógica, integração de memória, empilhamento 3D, encapsulamento óptico, equipamentos e testes.

Três efeitos se destacam:

1. O encapsulamento avançado se torna uma restrição estratégica. O salto relatado de 20 mil para 50 mil wafers de SoIC por mês sugere que a capacidade de integração 3D pode ser tão crítica quanto a oferta de wafers em processos de ponta.
2. A cadeia de fornecedores fica mais dependente do ritmo da Nvidia. Obras e instalação de equipamentos precisam começar cedo, porque não é possível adicionar capacidade de encapsulamento avançado rapidamente depois que uma geração de aceleradores já está sendo enviada aos clientes.
3. Operadores de nuvem precisam financiar sistemas completos de IA. Uma implantação típica da era de 2028 exigiria mais do que aceleradores: dependeria também de sistemas com HBM, pacotes avançados, redes ópticas, fornecimento de energia e refrigeração. Essa é uma inferência baseada na direção tecnológica relatada, não uma previsão divulgada de gastos das empresas de nuvem.

Por isso, a Feynman importa tanto como sinal da cadeia de suprimentos quanto como futuro nome de chip. Se os relatos estiverem corretos, a Nvidia está pedindo à TSMC uma plataforma de fabricação sincronizada, na qual lógica A16, empilhamento SoIC, integração de HBM e redes CPO amadureçam em conjunto. O próximo gargalo pode não ser apenas o transistor menor, mas a capacidade da indústria de montar e conectar enormes sistemas de IA de forma confiável e em escala.