A MediaTek anunciou que seu chip de próxima geração usará exclusivamente a tecnologia de empacotamento EMIB T da Intel, uma mudança estratégica pontual com conclusão do design (tape out) prevista para o fim de 2026 e... A escolha representa a maior vitória externa em empacotamento avançado da Intel Foundry até o mom...

Create a landscape editorial hero image for this Studio Global article: What is MediaTek's new commitment to Intel's EMIB-T packaging technology, why is it significant for Intel Foundry, how does EMIB-T compare t. Article summary: Here is a comprehensive breakdown of your seven questions based on the latest reports.. Topic tags: general, general web, user generated, news. Reference image context from search candidates: Reference image 1: visual subject "## **Research Directory**. ### **Green Energy**. ## **Energy**. # Research Reports. # 2026 Outlook: TSMC vs. Intel is expanding advanced packaging globally to secure CSP orders but" source context "2026 Outlook: TSMC vs. Intel in Advanced Packaging | TrendForce" Reference image 2: visual subject "## **Research Directory**. ### **Green Energy**. ## **Energy**. # Research Reports. # 2026 Outlook: TSMC vs. Intel is expanding advanced packagi
O campo de batalha do empacotamento avançado para a nova geração de chips de IA acaba de ganhar um front surpreendente. Em uma guinada estratégica revelada na COMPUTEX 2026, a gigante taiwanesa de design de chips, MediaTek, anunciou que seu processador de próxima geração usará exclusivamente a tecnologia EMIB-T da Intel, abandonando a dominante CoWoS da TSMC para este projeto específico . A decisão não apenas valida as ambições da Intel no mercado de fundição, como também sinaliza uma potencial ruptura no quase monopólio que a TSMC detinha na montagem de chips de IA de última geração.
O movimento é uma aposta calculada da MediaTek, que está expandindo rapidamente sua atuação no mercado de ASICs (Circuitos Integrados de Aplicação Específica) personalizados para IA. Ao apostar na tecnologia nascente, mas promissora, da Intel, a MediaTek ganha uma segunda via crítica de empacotamento para contornar o grave gargalo de capacidade na TSMC, onde a alocação da CoWoS é disputada ferozmente por gigantes como NVIDIA e AMD . É importante destacar: o acordo é para um projeto específico, não uma debandada geral. A MediaTek continua usando a TSMC para seus principais SoCs (System-on-a-Chip) para smartphones
. Ainda assim, esta é a rachadura mais significativa até hoje na blindagem da TSMC no setor de empacotamento avançado.
Para a Intel Foundry, este é um divisor de águas. Conquistar um design emblemático da MediaTek — uma potência historicamente leal à TSMC — é uma poderosa validação externa de que sua tecnologia EMIB-T não é apenas uma alternativa de PowerPoint, mas uma opção viável para aceleradores de IA complexos. O CFO da Intel, Dave Zinsner, afirmou recentemente que a empresa está "perto de fechar alguns negócios que geram bilhões [de dólares] por ano em receita" apenas com empacotamento avançado, sendo o EMIB-T o principal motor de crescimento .
Esse compromisso é crucial porque resolve uma fraqueza crônica na narrativa da Intel: a falta de casos de sucesso de alto nível com clientes externos. Com a MediaTek a bordo, o EMIB-T deixa de ser uma curiosidade técnica e se transforma em uma oferta comercial de peso, dando a outras grandes empresas de tecnologia e designers de chips a confiança para diversificar suas cadeias de suprimentos para além da sobrecarregada capacidade da CoWoS da TSMC .
A escolha entre o EMIB-T da Intel e a CoWoS da TSMC é uma decisão arquitetural fundamental que impacta custo, escalabilidade e distribuição de energia. A diferença central está na forma como múltiplos chips de computação e pilhas de memória de alta largura de banda (HBM) são interconectados.
A CoWoS da TSMC (Chip-on-Wafer-on-Substrate) usa um grande interpositor de silício passivo como base sobre a qual todos os chips são colocados. Esse interpositor de tamanho considerável funciona como uma rodovia de dados de altíssima densidade, com milhares de conexões verticais (TSVs), oferecendo uma largura de banda extremamente alta, mas a um custo muito elevado . O tamanho desse interpositor é limitado pela área máxima de gravação da litografia (o "limite do retículo"), o que restringe o tamanho máximo do pacote e pode impactar negativamente o rendimento de produção conforme a complexidade aumenta
.
O EMIB-T da Intel (Embedded Multi-die Interconnect Bridge with Through-Silicon Vias) adota uma abordagem completamente diferente. Em vez de um interpositor monolítico, ele incorpora minúsculas pontes de silício localizadas diretamente no substrato orgânico do pacote, apenas nos pontos exatos onde conexões de alta velocidade são necessárias entre chips específicos . Isso elimina a cara placa de silício de tamanho completo, reduzindo o custo do material e permitindo pacotes fisicamente maiores — até impressionantes 120×180 mm, capazes de integrar mais de 38 pontes e 12 chips de computação do tamanho de um retículo —, já que o pacote não é limitado por um único interpositor
.
Uma atualização crucial no EMIB-T em relação ao EMIB original da Intel é a introdução de vias verticais (TSVs) dentro das pontes. Enquanto o EMIB original roteava os sinais ao redor da ponte, o EMIB-T os roteia através dela, melhorando drasticamente a integridade do sinal e a distribuição de energia ao reduzir a resistência em mais de 30% em comparação com o antigo caminho de alimentação em cantiléver . A tecnologia também integra capacitores MIM de alta potência, tornando-a mais adequada para as demandas de entrega de energia de memórias do tipo HBM4
.
Em resumo, a CoWoS prioriza a largura de banda máxima por meio de um interpositor unificado e de alto custo, enquanto o EMIB-T oferece uma arquitetura mais modular, potencialmente mais barata e massivamente escalável, ao custo de um ecossistema menos maduro e rendimentos de produção em larga escala ainda não comprovados.
O compromisso da MediaTek segue um cronograma concreto e agressivo. A empresa revelou que o projeto tem como meta a conclusão do design (tape-out) no quarto trimestre de 2026, com o início da produção em massa no quarto trimestre de 2027 . Este calendário está alinhado com o roteiro da própria Intel, que prevê a entrada do EMIB-T na fase de implementação total nas unidades de produção (fab rollout) ainda neste ano, com a expectativa de que a tecnologia EMIB comece uma rampa de receita significativa no segundo semestre de 2026
. O tape-out no final de 2026 é o momento crítico de congelamento do design, após o qual começa o longo e arriscado caminho para alcançar altos rendimentos na fabricação em volume.
Esse cronograma ambicioso é seguido de perto por um grande risco técnico: o rendimento. O renomado analista Ming-Chi Kuo emergiu como uma voz proeminente de cautela, alertando que a transição da fase de validação para a produção em massa será excepcionalmente difícil.
Segundo informações divulgadas, o processo EMIB-T da Intel atingiu um rendimento de validação técnica de aproximadamente 90% no projeto da próxima geração do TPU do Google, de codinome "Humufish", que também tem como meta o segundo semestre de 2027 . Embora Kuo descreva alcançar 90% como "um ponto de dado muito positivo, mas razoável" para uma tecnologia ainda em desenvolvimento, ele enfatiza que isso está "significativamente abaixo" da meta de rendimento de ~98% considerada necessária para uma produção em massa comercialmente viável
.
Fundamentalmente, Kuo traça uma distinção clara entre o rendimento de validação e o rendimento real de produção em massa, observando que, com algumas especificações do Humufish ainda não finalizadas, o número de 90% representa dados de validação limitados, e não uma previsão confiável para a produção . Seu alerta mais contundente é que sair dos 90% para os 98% é mais difícil do que ir do início do projeto até os 90%
. Esse trecho final é onde as complexas interações entre design, processo e materiais criam um tortuoso cenário de otimização. Um relatório do Citibank reforça essa visão cautelosa, observando que, devido ao seu ecossistema maduro e dominante, a TSMC enfrenta uma pressão competitiva mínima da Intel no curto prazo
.
Adicionando complexidade à história está a parceria amplamente noticiada, mas não confirmada oficialmente, entre a MediaTek e o Google. Fontes da cadeia de suprimentos relatam consistentemente que a MediaTek está projetando ASICs de IA personalizados, incluindo uma unidade de processamento de tensor (TPU), para um grande cliente de data center — que acredita-se fortemente ser o Google . O rendimento de validação de 90% do EMIB-T foi atingido especificamente no projeto da próxima geração de TPU do Google, o "Humufish"
.
No entanto, a MediaTek se recusou publicamente a identificar o Google como cliente e não comentou se usará a tecnologia EMIB para os chips do Google . Essa ambiguidade torna o compromisso exclusivo da MediaTek com o EMIB-T ainda mais significativo: sugere que pelo menos um grande cliente se convenceu o suficiente do roteiro de empacotamento da Intel para aprovar um projeto nele, uma decisão que, segundo fontes, se deve aos benefícios de custo e capacidade do EMIB em relação a uma CoWoS operando no limite
.
O compromisso de exclusividade com o EMIB-T é uma guinada estratégica dramática. Apenas dias antes do anúncio na COMPUTEX, a postura pública da MediaTek era de um fornecedor neutro com duas opções. O vice-presidente sênior Vince Hu declarou: “Somos um dos poucos fornecedores de silício personalizado que oferecem suporte tanto para a CoWoS (da TSMC) quanto para a EMIB (da Intel). Deixamos nossos clientes escolherem” .
O salto de uma posição neutra para um compromisso de exclusividade em um projeto específico sinaliza confiança, mas também a intensa pressão para garantir capacidade de fabricação. Em última análise, a decisão parece ser prática, e não um divórcio total. A MediaTek continua seu profundo relacionamento com a TSMC, concluindo o design de seu próximo SoC topo de linha para smartphones no processo N2P da TSMC . Para a MediaTek, a aposta no EMIB-T é uma estratégia de dois trilhos para garantir que ela possa atender às suas ambições em chips de IA sem ficar limitada por um gargalo de um único fornecedor, mesmo que isso signifique navegar pelo imenso risco técnico de levar ao mercado uma nova tecnologia de empacotamento.
Studio Global AI
Use this topic as a starting point for a fresh source-backed answer, then compare citations before you share it.
A MediaTek anunciou que seu chip de próxima geração usará exclusivamente a tecnologia de empacotamento EMIB T da Intel, uma mudança estratégica pontual com conclusão do design (tape out) prevista para o fim de 2026 e...
A MediaTek anunciou que seu chip de próxima geração usará exclusivamente a tecnologia de empacotamento EMIB T da Intel, uma mudança estratégica pontual com conclusão do design (tape out) prevista para o fim de 2026 e... A escolha representa a maior vitória externa em empacotamento avançado da Intel Foundry até o momento, embora o analista Ming Chi Kuo alerte que a taxa de rendimento de validação de 90% da Intel está "significativamen...
A decisão foi motivada pela escassez de capacidade da tecnologia CoWoS da TSMC e pelas vantagens técnicas do EMIB T, que utiliza pontes de silício com vias verticais (TSVs) em vez de um caro interpositor de silício co...