RespostasPublicado19 fontes
TSMC aposta em empacotamento e fotônica para multiplicar a computação de IA por 50 até 2029
A TSMC projeta que a integração de SoIC e CoWoS poderá elevar o desempenho computacional dos sistemas para cerca de 50 vezes o nível de 2024 até 2029. A executiva April Li afirma que a próxima fase da IA exigirá a integração de computação, memória, interconexões, armazenamento e gerenciamento de energia em chips, se...
Publicado porEditado com GPT-5.6 LunaImagens geradas com GPT Image 1.5
Resposta de pesquisa
Principais conclusões
- A TSMC projeta que a integração de SoIC e CoWoS poderá elevar o desempenho computacional dos sistemas para cerca de 50 vezes o nível de 2024 até 2029.
- A executiva April Li afirma que a próxima fase da IA exigirá a integração de computação, memória, interconexões, armazenamento e gerenciamento de energia em chips, servidores e data centers.
- A inferência se tornou o principal motor da expansão: a TSMC citou crescimento anual de cerca de cinco vezes na computação de IA e uma alta de quase 500 vezes no volume de tokens de inferência desde 2022.
Prompt de IA
openai.comCreate a landscape editorial hero image for this Studio Global article: What did TSMC announce at SEMICON Taiwan 2026 about its strategy for the “true industrialization of AI,” including its projection of a 50-fo. Article summary: TSMC’s message was that AI is becoming a systems-integration business, not merely a race to make faster chips or models. Its strategy combines leading-edge logic with 3DFabric packaging and silicon photonics to address t. Topic tags: general, general web, user generated, government, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermar
A mensagem central da TSMC na SEMICON Taiwan 2026 foi direta: a próxima fase da inteligência artificial será vencida no nível do sistema, e não apenas com processadores mais rápidos ou modelos maiores. A estratégia combina chips lógicos avançados, empilhamento 3D SoIC, empacotamento 2,5D CoWoS e fotônica de silício para transportar dados com mais eficiência dentro de sistemas de IA cada vez maiores. 1
3
A promessa: 50 vezes mais computação até 2029
A TSMC projeta que a integração de SoIC e CoWoS poderá elevar o desempenho computacional geral dos sistemas para aproximadamente 50 vezes o nível de 2024 até 2029. A estimativa representa uma mudança de foco: em vez de tratar o processador como a principal unidade de evolução, a empresa quer combinar vários dies de computação, memória de alta largura de banda e interconexões de alta densidade em um único sistema. 3
O roteiro divulgado para a plataforma 3DFabric prevê a integração N2P sobre N3P com SoIC em 2026 e A14 sobre A14 em 2029, com o passo entre as interconexões chegando a 4,5 micrômetros. A meta é aumentar a densidade e a eficiência das conexões entre componentes empilhados ou posicionados lado a lado. 3
15
Por que a inferência está mudando a infraestrutura de IA
April Li, diretora de desenvolvimento de negócios de IA e computação de alto desempenho da TSMC, afirmou que a demanda por computação de IA cresce aproximadamente cinco vezes por ano. Ela também citou uma alta de quase 500 vezes no volume de tokens de inferência desde 2022. 1
3
A expansão vem cada vez mais da inferência — a etapa em que os sistemas respondem aos usuários ou executam tarefas — e não apenas do treinamento de modelos maiores. Sistemas de raciocínio e soluções de IA agêntica podem gerar e processar muito mais tokens por interação, enquanto agentes corporativos e aplicações de IA física são projetados para operar continuamente em fluxos de trabalho do mundo real. 1
23
Na prática, isso significa que a infraestrutura futura precisará lidar com inferência em alto volume e de forma constante. Mais usuários, consultas mais frequentes e mais computação por consulta aumentam a pressão sobre aceleradores, memória, redes, energia e refrigeração.
O gargalo está no deslocamento de dados
O argumento da TSMC a favor do projeto integrado parte de um problema de eficiência. O deslocamento de dados pode representar até 60% da atividade em cargas de trabalho típicas de IA, enquanto aceleradores caros podem operar com menos de 40% de utilização. 1
23
Isso significa que simplesmente adicionar mais capacidade de processamento não garante ganhos proporcionais. O sistema também precisa mover dados entre lógica e memória, entre diferentes componentes do pacote, através dos racks de servidores e por todo o data center sem esgotar os recursos de energia ou refrigeração.
A resposta proposta pela TSMC é otimizar todo esse caminho: computação e memória, interconexões, armazenamento, fornecimento de energia, refrigeração, racks e infraestrutura do data center. Nesse modelo, o empacotamento avançado deixa de ser apenas uma etapa de fabricação e passa a fazer parte da própria arquitetura do sistema de IA.
Pacotes CoWoS maiores para sistemas com vários dies
Segundo informações sobre o roteiro de empacotamento avançado, a TSMC já produz pacotes CoWoS com 5,5 vezes o tamanho do retículo. A empresa planeja avançar para pacotes de 14 vezes o retículo por volta de 2028, com configurações estimadas de aproximadamente 10 dies de computação e 20 pilhas de HBM. 3
CoWoS, sigla em inglês para chip-on-wafer-on-substrate, integra chips lógicos e memória de alta largura de banda em um pacote compacto. Áreas maiores permitem combinar mais computação e memória sem depender de um único die monolítico gigantesco.
A abordagem também reflete os limites práticos da fabricação de chips avançados. Dividir um sistema entre vários dies pode dar mais flexibilidade à produção, mas torna ainda mais importantes o projeto do pacote, a densidade das interconexões, os testes e o gerenciamento térmico.
A fotônica de silício é a próxima camada
A TSMC também apresentou a fotônica de silício e a óptica coempacotada como alternativas para enfrentar os limites das conexões elétricas na infraestrutura de IA. O roteiro de largura de banda da plataforma COUPE deve avançar de 3,2 Tbps para mais de 12,8 Tbps. A TSMC também prevê que a fotônica de silício represente mais da metade do mercado de transceptores ópticos até 2027, enquanto alguns fornecedores devem iniciar a produção em volume de óptica coempacotada no fim de 2026. 3
O objetivo mais amplo é aproximar as interconexões ópticas do pacote de computação. Distâncias menores entre componentes eletrônicos e fotônicos podem permitir mais largura de banda e melhor eficiência energética, embora também criem novas exigências para lasers, conectores de fibra, empacotamento e validação. 10
13
A capacidade de produção continua sendo o problema
O roteiro tecnológico não elimina a restrição de oferta. Estimativas do setor colocam a capacidade da TSMC para CoWoS entre 120 mil e 140 mil wafers por mês no fim de 2026, ante aproximadamente 13 mil a 16 mil por mês no fim de 2023. Esses números são estimativas de mercado, e não uma capacidade formalmente divulgada pela TSMC na cobertura do evento SEMICON Taiwan. 6
36
Relatórios voltados a investidores institucionais estimaram que o déficit entre oferta e demanda por CoWoS poderia diminuir de cerca de 20% para aproximadamente 10% até o fim de 2026, à medida que a capacidade aumenta. Seria uma melhora relevante, mas ainda significaria que a demanda continuaria acima da oferta disponível. 36
A distribuição dessa capacidade é outro risco. A Nvidia teria reservado aproximadamente 60% da demanda ou da produção de CoWoS da TSMC para 2026, deixando AMD, Broadcom e provedores de nuvem para disputar o restante. Trata-se de uma análise de mercado, e não de um novo número de alocação anunciado pela TSMC na SEMICON Taiwan. 4
O papel cada vez maior da TSMC na cadeia de IA
A mudança estratégica vai além de uma atualização no empacotamento. Li descreveu o papel da TSMC como algo que se estende do silício ao data center e, por fim, ao token gerado pelo sistema de IA. 1
Essa ambição faria da TSMC uma coordenadora cada vez mais importante da infraestrutura física da IA: lógica de ponta, integração de HBM, empacotamento avançado, entrada e saída óptica, projeto térmico, fornecimento de energia e validação do sistema. Os desafios restantes, portanto, não envolvem apenas a produção de wafers e pacotes, mas também componentes ópticos, testes, refrigeração e coordenação entre fornecedores.
A tese da TSMC sobre a “verdadeira industrialização da IA” é, consequentemente, uma aposta na integração. A projeção de desempenho 50 vezes maior é ambiciosa, mas o próprio roteiro da empresa mostra que alcançá-la dependerá tanto de resolver as conexões entre os componentes e expandir a cadeia de fornecimento quanto de fabricar chips mais rápidos.
Studio Global AI
Continue sua pesquisa
Esta página inclui uma resposta baseada na fonte que você pode continuar em Studio Global.
As pessoas também perguntam
Qual é a resposta curta para "TSMC aposta em empacotamento e fotônica para multiplicar a computação de IA por 50 até 2029"?
A TSMC projeta que a integração de SoIC e CoWoS poderá elevar o desempenho computacional dos sistemas para cerca de 50 vezes o nível de 2024 até 2029.
Quais são os pontos-chave para validar primeiro?
A TSMC projeta que a integração de SoIC e CoWoS poderá elevar o desempenho computacional dos sistemas para cerca de 50 vezes o nível de 2024 até 2029. A executiva April Li afirma que a próxima fase da IA exigirá a integração de computação, memória, interconexões, armazenamento e gerenciamento de energia em chips, servidores e data centers.
O que devo fazer a seguir na prática?
A inferência se tornou o principal motor da expansão: a TSMC citou crescimento anual de cerca de cinco vezes na computação de IA e uma alta de quase 500 vezes no volume de tokens de inferência desde 2022.