RespostasPublicado24 fontes
Samsung e SK hynix mostram por que a memória para IA virou uma corrida de empacotamento
A Samsung começou a enviar no fim de maio amostras de HBM4E de 12 camadas, com velocidade estável de 14 Gbps por pino, 3,6 TB/s de largura de banda e 48 GB por pilha; a meta de 16 Gbps chegaria a cerca de 4 TB/s. A estratégia de longo prazo da Samsung evolui da HBM padrão para a cHBM, com base customizada para cada...
Publicado porEditado com GPT-5.6 LunaImagens geradas com GPT Image 1.5
Resposta de pesquisa
Principais conclusões
- A Samsung começou a enviar no fim de maio amostras de HBM4E de 12 camadas, com velocidade estável de 14 Gbps por pino, 3,6 TB/s de largura de banda e 48 GB por pilha; a meta de 16 Gbps chegaria a cerca de 4 TB/s.
- A estratégia de longo prazo da Samsung evolui da HBM padrão para a cHBM, com base customizada para cada acelerador, e depois para a zHBM, que empilha memória e lógica do processador em uma estrutura 3D.
- A SK hynix trata a escalada da HBM como um desafio de engenharia de pacotes, com foco em dissipação de calor, deformação, roteamento, altura das pilhas e hybrid bonding para além de 16 camadas.
Prompt de IA
openai.comCreate a landscape editorial hero image for this Studio Global article: What did Samsung and SK hynix reveal at Hot Chips 2026 about their HBM roadmaps, including Samsung’s planned 16 Gbps-per-pin HBM4E reaching. Article summary: Samsung presented a roadmap centered on faster HBM4E, increasingly customized base dies, and ultimately processor-on-memory zHBM; SK hynix emphasized that advanced packaging, thermals, wafer warpage, and stack-height lim. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
A Samsung e a SK hynix usaram a Hot Chips 2026 para apresentar respostas diferentes ao mesmo problema: como oferecer mais largura de banda para sistemas de inteligência artificial sem deixar que calor, tamanho do pacote e complexidade de fabricação inviabilizem o projeto.
A Samsung enfatizou velocidade, bases customizadas e um futuro em que a memória ficará diretamente sobre o processador. A SK hynix concentrou-se mais no próprio pacote — resfriamento, deformação, interconexões e limites físicos de pilhas cada vez mais altas. 2
3
Os números mais chamativos devem ser interpretados com cuidado: são especificações divulgadas pelas fabricantes, metas de roadmap ou reivindicações de projeto, e não resultados de benchmarks independentes.
HBM4E da Samsung mira 3,6 TB/s agora e cerca de 4 TB/s a 16 Gbps
A Samsung informou que começou a enviar, no fim de maio, amostras de HBM4E de 12 camadas para grandes clientes globais. Essas amostras têm velocidade estável de 14 Gbps por pino, com desempenho escalável até 16 Gbps. Para a versão de 12 camadas, a empresa declara 3,6 TB/s de largura de banda e capacidade de 48 GB por pilha. 17
18
A configuração planejada de 16 Gbps por pino elevaria a largura de banda para aproximadamente 4 TB/s por pilha. A Samsung também apresentou versões de 8 e 16 camadas, sinalizando que a HBM4E deverá atender a diferentes combinações de aceleradores e capacidade. 18
20
A diferença entre uma amostra já enviada e uma meta de velocidade é importante. Os 14 Gbps representam a especificação estável atual, enquanto 16 Gbps é o nível máximo escalável que a empresa pretende alcançar. Por isso, esses números não devem ser confundidos automaticamente com um benchmark de produção validado.
Da HBM padrão à memória customizada
O roadmap da Samsung não se limita a aumentar a velocidade da DRAM ou adicionar mais camadas. A empresa descreveu uma evolução em direção à cHBM, ou HBM customizada, na qual a base lógica pode ser adaptada ao acelerador de cada cliente. Assim, o pacote de memória passa a desempenhar um papel mais ativo no sistema, em vez de funcionar apenas como um componente padronizado. 1
14
O destino de longo prazo é a zHBM, uma estrutura tridimensional que integra verticalmente a lógica do processador e a DRAM. Segundo a Samsung, essa abordagem eliminaria partes do caminho tradicional de conexão em um pacote 2.5D, incluindo o interposer e os links SerDes, com potencial para melhorar significativamente a eficiência e a largura de banda. 1
14
A Samsung afirma que a zHBM poderia oferecer cerca de 70% mais eficiência energética e mais que o dobro da largura de banda de DRAM em relação ao projeto convencional relevante. Esses números são projeções ou alegações da empresa sobre uma arquitetura futura, não medições de um produto zHBM comercialmente disponível. 1
3
O calor virou uma restrição central do projeto
Interfaces mais rápidas e pilhas mais densas aumentam a quantidade de calor que precisa ser removida do pacote. A resposta da Samsung é o Heat Path Block, ou HPB, que cria caminhos adicionais para a dissipação ao redor das regiões de alta potência da camada física, conhecida como PHY.
A empresa disse que o HPB pode reduzir a temperatura de pico em mais de 35% quando cobre mais de 50% da área da PHY. 10
14
A Samsung também afirmou que a tecnologia já foi implementada e verificada na HBM4E, enquanto planeja uma integração mais ampla na HBM5. 4
7 A mensagem estratégica é clara: o resfriamento deixou de ser apenas um recurso auxiliar do pacote de memória. Ele começa a fazer parte da arquitetura que determina a velocidade de operação da interface.
Para a SK hynix, escalar a HBM é sobretudo um problema de pacote
A apresentação da SK hynix na Hot Chips abordou as próximas gerações de HBM pelo lado da fabricação e da integração. A empresa comparou diferentes formas de conectar pilhas de HBM a aceleradores, incluindo o CoWoS-S, com grande interposer de silício; o CoWoS-L, com interposer de RDL; e o EMIB, da Intel, baseado em pontes de interconexão.
Cada alternativa envolve compromissos relacionados ao roteamento, à posição dos dies, ao tamanho do interposer ou substrato e à deformação do pacote à medida que mais pilhas de memória são colocadas ao lado do acelerador. 11
12
As próprias informações atuais de empacotamento da SK hynix mostram o quanto esses projetos são apertados. Um pacote HBM4 é descrito com altura no eixo Z de 775 micrômetros, além de milhares de TSVs — vias que atravessam o silício — e microbumps na base. À medida que as pilhas ficam mais altas, os projetistas precisam lidar com dies mais finos, espaços menores, estresse mecânico e extração de calor dentro de um envelope físico limitado. 11
12
O roadmap da SK hynix inclui o EMIB como uma possível rota de integração 2.5D. Isso indica interesse técnico ou compatibilidade com a abordagem de empacotamento, mas não comprova, por si só, uma parceria comercial confirmada entre a SK hynix e a Intel. 12
iHBM tenta resfriar pontos quentes localizados
A SK hynix também está desenvolvendo a iHBM, uma abordagem que posiciona um material de alta condutividade térmica próximo de pontos quentes localizados dentro da estrutura da HBM. A empresa afirma que o projeto pode reduzir a resistência térmica em mais de 30%. 2
9
A comparação com o HPB da Samsung é reveladora. As duas fabricantes tentam resolver o problema do calor no nível do die e do pacote, mas seguem caminhos físicos diferentes: a Samsung descreve estruturas dedicadas de transferência de calor ao redor das regiões PHY, enquanto a SK hynix concentra-se em retirar calor de pontos quentes específicos dentro da pilha.
Os relatos disponíveis descrevem alegações das fabricantes e conceitos em desenvolvimento. Portanto, os percentuais de redução não devem ser tratados como resultados de testes diretamente comparáveis.
Hybrid bonding é o caminho para pilhas acima de 16 camadas — mas não para a HBM4E
Adicionar mais camadas usando técnicas convencionais acaba esbarrando em um limite de espessura. A SK hynix afirmou que pesquisa o hybrid bonding, ou ligação híbrida, como forma de superar pilhas de 16 camadas, potencialmente permitindo estruturas mais altas com dies mais espessos e pitches menores. 1
3
No entanto, a empresa não espera que a ligação híbrida esteja pronta para a HBM4E. O primeiro alvo provável é a HBM5, e mesmo essa previsão continua sendo uma expectativa de desenvolvimento, não um cronograma de produto confirmado. 2
5
Isso transforma a HBM5 em um possível ponto de transição. A HBM4E consegue aumentar velocidade e capacidade usando métodos atuais de empilhamento e empacotamento, mas as gerações seguintes talvez precisem de novas técnicas de ligação, gerenciamento térmico e controle mecânico para continuar avançando.
A próxima geração não será decidida apenas pela largura de banda
A apresentação da Samsung sugere que a próxima vantagem competitiva virá da customização e de uma integração mais estreita entre processador e memória. As amostras de HBM4E representam um avanço de velocidade no curto prazo, enquanto cHBM e zHBM apontam para pacotes projetados em torno de aceleradores específicos e, no futuro, integrados diretamente ao processamento. 1
18
A mensagem da SK hynix é que esses ganhos dependem primeiro da solução de problemas físicos menos visíveis: deformação do pacote, resistência térmica, densidade de roteamento, altura das pilhas e rendimento de fabricação. O iHBM e a pesquisa em hybrid bonding são tentativas de prolongar a evolução da memória empilhada sem ignorar essas restrições. 2
11
Para os projetistas de aceleradores de IA, a conclusão prática é direta: os roadmaps de HBM estão cada vez mais relacionados ao pacote inteiro, e não apenas ao die de DRAM. A Samsung aposta em customização e integração 3D; a SK hynix, em engenharia de empacotamento e disciplina de fabricação. Nenhum dos dois caminhos eliminou o dilema fundamental entre mais largura de banda, mais calor e maior complexidade de integração.
Studio Global AI
Continue sua pesquisa
Esta página inclui uma resposta baseada na fonte que você pode continuar em Studio Global.
As pessoas também perguntam
Qual é a resposta curta para "Samsung e SK hynix mostram por que a memória para IA virou uma corrida de empacotamento"?
A Samsung começou a enviar no fim de maio amostras de HBM4E de 12 camadas, com velocidade estável de 14 Gbps por pino, 3,6 TB/s de largura de banda e 48 GB por pilha; a meta de 16 Gbps chegaria a cerca de 4 TB/s.
Quais são os pontos-chave para validar primeiro?
A Samsung começou a enviar no fim de maio amostras de HBM4E de 12 camadas, com velocidade estável de 14 Gbps por pino, 3,6 TB/s de largura de banda e 48 GB por pilha; a meta de 16 Gbps chegaria a cerca de 4 TB/s. A estratégia de longo prazo da Samsung evolui da HBM padrão para a cHBM, com base customizada para cada acelerador, e depois para a zHBM, que empilha memória e lógica do processador em uma estrutura 3D.
O que devo fazer a seguir na prática?
A SK hynix trata a escalada da HBM como um desafio de engenharia de pacotes, com foco em dissipação de calor, deformação, roteamento, altura das pilhas e hybrid bonding para além de 16 camadas.