A cobertura de 15 de setembro destacou a família M9 de 5 nm da Axera: o M97 entrega 720 TOPS para NOA urbano e modelos maiores de direção, enquanto o M95 oferece 360 TOPS para sistemas end to end de uma etapa. O M97 traz 16 núcleos Cortex A78AE, 460 GB/s de largura de banda equivalente e até 16 câmeras; o M95 tem 10...
Publicado porEditado com GPT-5.6 TerraImagens geradas com GPT Image 2
Resposta de pesquisa

Create a landscape editorial hero image for this Studio Global article: What did Axera announce on September 15, 2026 about its 5nm automotive-grade M9 ADAS SoC series—specifically the flagship M97’s approximatel. Article summary: Axera’s September 15 coverage described the M9 as a two-chip, 5nm automotive ADAS platform: the flagship M97 at about 720 TOPS for high-end urban NOA, VLA/world-model and cockpit-plus-driving use, and the M95 at about 36. Topic tags: general, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clic
A Axera apresentou a M9 como uma família de SoCs — sistemas em um chip — de 5 nm para sistemas avançados de assistência ao motorista (ADAS). Ela tem duas faixas: o M97 (M9x-720T), topo de linha, com 720 TOPS de capacidade equivalente para IA, e o M95 (M9x-360T), voltado ao mercado de maior volume, com 360 TOPS. O lançamento formal ocorreu em 8 de setembro, e a cobertura de 15 de setembro retomou o anúncio e seu posicionamento. 11
21
O ponto central da estratégia é a portabilidade. Segundo a Axera, os dois chips usam a mesma arquitetura, cadeia de ferramentas e ativos de software reutilizáveis. Na prática, a proposta é permitir que montadoras e fornecedores Tier 1 — empresas que entregam sistemas diretamente às montadoras — adaptem uma aplicação de direção assistida entre diferentes faixas de desempenho sem recomeçar o desenvolvimento do zero. 11
| Especificação | M97 | M95 |
|---|---|---|
| Processo de fabricação | 5 nm, padrão automotivo | 5 nm, padrão automotivo |
| Computação equivalente de IA anunciada | 720 TOPS | 360 TOPS |
| CPU | 16 núcleos Arm Cortex-A78AE | 10 núcleos Arm Cortex-A78AE |
| Largura de banda equivalente de memória | 460 GB/s | 260 GB/s |
| Configurações de memória | 36 / 48 / 64 / 96 GB | 12 / 18 / 24 GB |
| Entrada do ISP | Até 16 câmeras; 4,5 gigapixels/s | Até 14 câmeras; 2,6 gigapixels/s |
O M97 é destinado a plataformas de veículos premium, incluindo NOA urbano (navigate-on-autopilot, ou navegação assistida em vias urbanas), cargas de trabalho de VLA e modelos de mundo, além de percepção combinada de cabine e condução. O M95 é posicionado para o mercado mais sensível a custo, em sistemas de direção end-to-end de uma etapa. 7
21
Os dois chips são descritos como compatíveis com requisitos automotivos AEC-Q100, contam com uma ilha de segurança lockstep ASIL-D integrada e classificação geral ASIL-B. Também aceitam configurações redundantes com dois chips. 4
7
Os projetos da M9 reúnem três blocos de processamento desenvolvidos pela Axera: uma NPU para inferência de IA, um ISP para tratamento das imagens das câmeras e um acelerador de visão computacional (CVA) para pré-processamento e tarefas ligadas aos sensores.
A Axera afirma que sua NPU usa uma arquitetura multicore e multicluster orientada à segurança funcional. O chip suporta os formatos de precisão FP4, INT8, FP8 e BF16, e a empresa alega transferência zero-copy em nível de hardware entre CPU e NPU para reduzir a movimentação de dados. A Axera também diz que sua cadeia de ferramentas pode reduzir a adaptação de algoritmos de meses para semanas. 21
22
São alegações de produto, não resultados de um benchmark independente e padronizado. Ainda assim, elas são relevantes porque modelos grandes de percepção e planejamento podem ser limitados tanto pelo tráfego de memória e pelo esforço de integração quanto pelo número de TOPS divulgado.
O ISP foi concebido com uma abordagem de dois pipelines: um caminho de visão de máquina, otimizado para a percepção por IA, e outro de visão humana, pensado para qualidade de exibição. Para o M97, a Axera alega latência de ISP inferior a 10 milissegundos, até 16 entradas de câmera e processamento de 4,5 gigapixels por segundo. 21
22
O CVA deve executar tarefas como pré-processamento de imagem, operadores de visão computacional, processamento de nuvens de pontos de LiDAR e sincronização temporal entre múltiplos sensores. O objetivo declarado pela Axera é impedir que essas tarefas consumam recursos de CPU e NPU, deixando uma parcela maior da NPU disponível para inferência. 11
A Axera posicionou a M9 tanto para redundância com dois chips quanto para placas que combinam funções de cabine e direção. Segundo a empresa, um projeto com dois M97 pode chegar a cerca de 1.440 TOPS, enquanto uma configuração com dois M95 é cotada em 720 TOPS. 11
A empresa também afirma que sistemas M9 superam em mais de 1,5 vez as taxas de quadros do “nível da indústria”. Para o M95, diz que o desempenho end-to-end excede em mais de duas vezes a média do setor; para o M97, que o desempenho em VLA é mais de 1,5 vez maior; e que a latência no caminho do ISP é cerca de 70% menor. 18
19
Essas comparações exigem cautela. As reportagens disponíveis atribuem os números a testes internos da Axera e não apontam benchmarks independentes de ADAS que validem os resultados usando os mesmos modelos, sensores, pilhas de software e condições operacionais.
A Axera afirma que continuará como fornecedora da base computacional, sem desenvolver algoritmos de direção inteligente de camadas superiores que poderiam competir com montadoras e fornecedores Tier 1. Em tese, isso deixa os clientes no controle dos algoritmos e da pilha de direção usados no hardware M9. 8
A empresa também informou embarques globais acumulados de chips para direção inteligente acima de 1,6 milhão de unidades até agosto de 2026, com sua família anterior M5 já em produção veicular em volume. 8
O M97 foi ativado após o retorno das pastilhas em fevereiro de 2026, e as amostras de engenharia foram entregues no primeiro semestre do ano. Um comunicado da Axera à Bolsa de Hong Kong informou que várias grandes montadoras já haviam iniciado formalmente processos de avaliação e seleção de soluções. O M95 foi ativado em julho de 2026. 5
Isso representa um marco importante de desenvolvimento, mas não confirma uma implantação ampla do M97 em veículos. Para compradores e investidores, as próximas evidências relevantes serão contratos de fornecimento identificados, cronogramas de produção e desempenho comparável em condições reais verificado de forma independente — e não apenas números máximos de computação ou alegações internas sobre taxa de quadros.
Studio Global AI
Esta página inclui uma resposta baseada na fonte que você pode continuar em Studio Global.
A cobertura de 15 de setembro destacou a família M9 de 5 nm da Axera: o M97 entrega 720 TOPS para NOA urbano e modelos maiores de direção, enquanto o M95 oferece 360 TOPS para sistemas end to end de uma etapa.
A cobertura de 15 de setembro destacou a família M9 de 5 nm da Axera: o M97 entrega 720 TOPS para NOA urbano e modelos maiores de direção, enquanto o M95 oferece 360 TOPS para sistemas end to end de uma etapa. O M97 traz 16 núcleos Cortex A78AE, 460 GB/s de largura de banda equivalente e até 16 câmeras; o M95 tem 10 núcleos, 260 GB/s e suporte para até 14 câmeras.
Amostras de engenharia do M97 foram entregues no primeiro semestre de 2026, e várias montadoras iniciaram avaliação e seleção de soluções; isso ainda não equivale a uma adoção ampla em veículos.
A cobertura de 15 de setembro destacou a família M9 de 5 nm da Axera: o M97 entrega 720 TOPS para NOA urbano e modelos maiores de direção, enquanto o M95 oferece 360 TOPS para sistemas end to end de uma etapa. O M97 traz 16 núcleos Cortex A78AE, 460 GB/s de largura de banda equivalente e até 16 câmeras; o M95 tem 10...
Publicado porEditado com GPT-5.6 TerraImagens geradas com GPT Image 2
Resposta de pesquisa

Create a landscape editorial hero image for this Studio Global article: What did Axera announce on September 15, 2026 about its 5nm automotive-grade M9 ADAS SoC series—specifically the flagship M97’s approximatel. Article summary: Axera’s September 15 coverage described the M9 as a two-chip, 5nm automotive ADAS platform: the flagship M97 at about 720 TOPS for high-end urban NOA, VLA/world-model and cockpit-plus-driving use, and the M95 at about 36. Topic tags: general, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clic
A Axera apresentou a M9 como uma família de SoCs — sistemas em um chip — de 5 nm para sistemas avançados de assistência ao motorista (ADAS). Ela tem duas faixas: o M97 (M9x-720T), topo de linha, com 720 TOPS de capacidade equivalente para IA, e o M95 (M9x-360T), voltado ao mercado de maior volume, com 360 TOPS. O lançamento formal ocorreu em 8 de setembro, e a cobertura de 15 de setembro retomou o anúncio e seu posicionamento. 11
21
O ponto central da estratégia é a portabilidade. Segundo a Axera, os dois chips usam a mesma arquitetura, cadeia de ferramentas e ativos de software reutilizáveis. Na prática, a proposta é permitir que montadoras e fornecedores Tier 1 — empresas que entregam sistemas diretamente às montadoras — adaptem uma aplicação de direção assistida entre diferentes faixas de desempenho sem recomeçar o desenvolvimento do zero. 11
| Especificação | M97 | M95 |
|---|---|---|
| Processo de fabricação | 5 nm, padrão automotivo | 5 nm, padrão automotivo |
| Computação equivalente de IA anunciada | 720 TOPS | 360 TOPS |
| CPU | 16 núcleos Arm Cortex-A78AE | 10 núcleos Arm Cortex-A78AE |
| Largura de banda equivalente de memória | 460 GB/s | 260 GB/s |
| Configurações de memória | 36 / 48 / 64 / 96 GB | 12 / 18 / 24 GB |
| Entrada do ISP | Até 16 câmeras; 4,5 gigapixels/s | Até 14 câmeras; 2,6 gigapixels/s |
O M97 é destinado a plataformas de veículos premium, incluindo NOA urbano (navigate-on-autopilot, ou navegação assistida em vias urbanas), cargas de trabalho de VLA e modelos de mundo, além de percepção combinada de cabine e condução. O M95 é posicionado para o mercado mais sensível a custo, em sistemas de direção end-to-end de uma etapa. 7
21
Os dois chips são descritos como compatíveis com requisitos automotivos AEC-Q100, contam com uma ilha de segurança lockstep ASIL-D integrada e classificação geral ASIL-B. Também aceitam configurações redundantes com dois chips. 4
7
Os projetos da M9 reúnem três blocos de processamento desenvolvidos pela Axera: uma NPU para inferência de IA, um ISP para tratamento das imagens das câmeras e um acelerador de visão computacional (CVA) para pré-processamento e tarefas ligadas aos sensores.
A Axera afirma que sua NPU usa uma arquitetura multicore e multicluster orientada à segurança funcional. O chip suporta os formatos de precisão FP4, INT8, FP8 e BF16, e a empresa alega transferência zero-copy em nível de hardware entre CPU e NPU para reduzir a movimentação de dados. A Axera também diz que sua cadeia de ferramentas pode reduzir a adaptação de algoritmos de meses para semanas. 21
22
São alegações de produto, não resultados de um benchmark independente e padronizado. Ainda assim, elas são relevantes porque modelos grandes de percepção e planejamento podem ser limitados tanto pelo tráfego de memória e pelo esforço de integração quanto pelo número de TOPS divulgado.
O ISP foi concebido com uma abordagem de dois pipelines: um caminho de visão de máquina, otimizado para a percepção por IA, e outro de visão humana, pensado para qualidade de exibição. Para o M97, a Axera alega latência de ISP inferior a 10 milissegundos, até 16 entradas de câmera e processamento de 4,5 gigapixels por segundo. 21
22
O CVA deve executar tarefas como pré-processamento de imagem, operadores de visão computacional, processamento de nuvens de pontos de LiDAR e sincronização temporal entre múltiplos sensores. O objetivo declarado pela Axera é impedir que essas tarefas consumam recursos de CPU e NPU, deixando uma parcela maior da NPU disponível para inferência. 11
A Axera posicionou a M9 tanto para redundância com dois chips quanto para placas que combinam funções de cabine e direção. Segundo a empresa, um projeto com dois M97 pode chegar a cerca de 1.440 TOPS, enquanto uma configuração com dois M95 é cotada em 720 TOPS. 11
A empresa também afirma que sistemas M9 superam em mais de 1,5 vez as taxas de quadros do “nível da indústria”. Para o M95, diz que o desempenho end-to-end excede em mais de duas vezes a média do setor; para o M97, que o desempenho em VLA é mais de 1,5 vez maior; e que a latência no caminho do ISP é cerca de 70% menor. 18
19
Essas comparações exigem cautela. As reportagens disponíveis atribuem os números a testes internos da Axera e não apontam benchmarks independentes de ADAS que validem os resultados usando os mesmos modelos, sensores, pilhas de software e condições operacionais.
A Axera afirma que continuará como fornecedora da base computacional, sem desenvolver algoritmos de direção inteligente de camadas superiores que poderiam competir com montadoras e fornecedores Tier 1. Em tese, isso deixa os clientes no controle dos algoritmos e da pilha de direção usados no hardware M9. 8
A empresa também informou embarques globais acumulados de chips para direção inteligente acima de 1,6 milhão de unidades até agosto de 2026, com sua família anterior M5 já em produção veicular em volume. 8
O M97 foi ativado após o retorno das pastilhas em fevereiro de 2026, e as amostras de engenharia foram entregues no primeiro semestre do ano. Um comunicado da Axera à Bolsa de Hong Kong informou que várias grandes montadoras já haviam iniciado formalmente processos de avaliação e seleção de soluções. O M95 foi ativado em julho de 2026. 5
Isso representa um marco importante de desenvolvimento, mas não confirma uma implantação ampla do M97 em veículos. Para compradores e investidores, as próximas evidências relevantes serão contratos de fornecimento identificados, cronogramas de produção e desempenho comparável em condições reais verificado de forma independente — e não apenas números máximos de computação ou alegações internas sobre taxa de quadros.
Studio Global AI
Esta página inclui uma resposta baseada na fonte que você pode continuar em Studio Global.
A cobertura de 15 de setembro destacou a família M9 de 5 nm da Axera: o M97 entrega 720 TOPS para NOA urbano e modelos maiores de direção, enquanto o M95 oferece 360 TOPS para sistemas end to end de uma etapa.
A cobertura de 15 de setembro destacou a família M9 de 5 nm da Axera: o M97 entrega 720 TOPS para NOA urbano e modelos maiores de direção, enquanto o M95 oferece 360 TOPS para sistemas end to end de uma etapa. O M97 traz 16 núcleos Cortex A78AE, 460 GB/s de largura de banda equivalente e até 16 câmeras; o M95 tem 10 núcleos, 260 GB/s e suporte para até 14 câmeras.
Amostras de engenharia do M97 foram entregues no primeiro semestre de 2026, e várias montadoras iniciaram avaliação e seleção de soluções; isso ainda não equivale a uma adoção ampla em veículos.