O MI455X é o principal acelerador do Helios, um rack planejado com 72 GPUs, até 2,9 exaflops de desempenho FP4 e cerca de 31 TB de HBM4. O chip combina oito dies de computação em TSMC N2 com dies de fabric, cache e I/O em N3P, usando empacotamento CoWoS L, 432 GB de HBM4 e largura de banda de 23,3 TB/s por GPU.
Publicado porEditado com GPT-5.6 LunaImagens geradas com GPT Image 1.5
Resposta de pesquisa

Create a landscape editorial hero image for this Studio Global article: What did AMD present at Hot Chips 2026 about its Instinct MI400 architecture and broader full-system AI strategy—particularly the MI455X’s e. Article summary: AMD used Hot Chips 2026 to argue that AI infrastructure must be designed as a tightly integrated rack-scale platform—not merely as individual GPUs. MI455X is the compute centerpiece, while Helios combines it with EPYC ho. Topic tags: general, general web, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fak
A AMD aproveitou a Hot Chips 2026 para fazer uma defesa mais ampla do que simplesmente apresentar uma GPU mais rápida. A geração MI400 está sendo posicionada como a base de uma infraestrutura de IA em escala de rack, com o acelerador MI455X, CPUs para servidores EPYC, rede Pensando, interconexões de alta velocidade e o software ROCm projetados para funcionar como um sistema coordenado. 4
6
7
A mudança de perspectiva é importante. Em grandes implementações de IA, o gargalo não está apenas na capacidade de processamento do acelerador. Memória, movimentação de dados, comunicação entre GPUs, conexão com outros servidores e portabilidade do software também influenciam o desempenho e o custo da operação.
O MI455X é o principal acelerador da AMD na quinta geração da família CDNA. A empresa o descreve como um projeto baseado em chiplets, com oito dies de computação fabricados no processo N2 da TSMC, além de dies em N3P para fabric, cache e I/O. Esses componentes são reunidos por meio do empacotamento avançado CoWoS-L. 2
7
O acelerador tem 256 processadores de grupo de trabalho e execução nativa Wave32. A AMD também destacou um mecanismo de funções transcendentais com menor latência — uma alteração arquitetural destinada a acelerar operações presentes em treinamento, inferência e ajuste fino de modelos.
A memória é um dos pontos centrais do MI455X. Doze stacks de HBM4 fornecem 432 GB de capacidade e uma largura de banda anunciada de 23,3 TB/s por GPU. 2
5
7 A AMD informa até 40,26 petaflops em MXFP4 e 20,13 petaflops tanto em MXFP6 quanto em MXFP8.
Esses números representam o desempenho máximo teórico em formatos específicos. Eles não equivalem, por si só, ao desempenho independente em aplicações reais, que depende dos modelos, das bibliotecas e do tipo de carga executada.
A proposta do Helios tira o MI455X do enquadramento tradicional de “acelerador individual”. Baseado no padrão Open Rack Wide, o sistema planejado conecta 72 GPUs MI455X em uma configuração de escala de rack. A AMD e as análises relacionadas descrevem até 2,9 exaflops de desempenho FP4 e aproximadamente 31 TB de HBM4 agregada. 1
3
4
7
Os números de largura de banda divulgados exigem atenção. A cobertura da ServeTheHome sobre a Hot Chips menciona aproximadamente 1,7 PB/s de largura de banda HBM4 agregada, usando o valor mais recente de 23,3 TB/s por GPU. 7 Já a cobertura anterior da CES citava 1,4 PB/s para o mesmo conceito de Helios com 72 GPUs.
4
9
10
A diferença pode refletir uma revisão da especificação, uma base de medição diferente ou uma mudança na forma como o sistema foi descrito. Portanto, os valores não devem ser tratados como resultados de benchmark diretamente comparáveis sem esclarecimentos adicionais.
A AMD também anuncia 260 TB/s de largura de banda de escala para comunicação entre as 72 GPUs. 4
7 O objetivo é manter um grande conjunto de aceleradores conectado o suficiente para treinamento e inferência de modelos avançados, em vez de tratar cada GPU como um dispositivo isolado.
A arquitetura do sistema é formada por três blocos de silício projetados em conjunto:
Uma bandeja de computação reúne quatro módulos MI455X com um processador EPYC host e pode incluir até três NICs Pensando Vulcano 800 AI. 4
6 O tecido UALoE conecta os componentes dentro da plataforma mais ampla, enquanto a camada de rede liga o rack ao restante do data center.
Essa organização resume a abordagem de sistema completo da AMD: as CPUs cuidam de tarefas de host e orquestração; as GPUs concentram o processamento de IA; e o silício dedicado de rede movimenta dados sem transferir toda a carga de comunicação para os aceleradores.
Hardware, sozinho, não transforma uma plataforma de IA em uma alternativa competitiva. Por isso, a AMD apresenta o ROCm como a base de software da família MI400 e do Helios. A empresa descreve o ROCm como uma pilha aberta, baseada em software da própria AMD, voltada a implementações de IA em hyperscalers, computação de alto desempenho, pesquisa e ambientes soberanos. 1
O objetivo estratégico é oferecer aos clientes uma alternativa às pilhas de GPUs dependentes do CUDA. Isso não significa que a compatibilidade esteja resolvida automaticamente: a adoção no mundo real depende do suporte a frameworks, kernels otimizados, ferramentas para desenvolvedores, bibliotecas e desempenho em cargas específicas.
Ainda assim, a mensagem da AMD é clara. A empresa quer que o ROCm participe da decisão sobre a plataforma desde o início — e não seja apenas uma camada adicionada depois que o hardware já foi escolhido. 1
7
A mensagem apresentada na Hot Chips também se encaixa em uma estratégia de portfólio mais ampla, que reúne CPUs, GPUs, produtos de rede, SoCs adaptativos e FPGAs. A AMD está apresentando esses componentes como blocos de construção para IA em data centers, IA física, processamento de borda e sistemas de missão crítica, e não como categorias de produtos sem conexão entre si. 1
12
14
A família Versal Premium Gen 2 Memory-on-Package ilustra o lado não relacionado diretamente às GPUs. Os dispositivos integram até 32 GB de LPDDR5X ao próprio encapsulamento e oferecem até 288 GB/s de largura de banda. Segundo a AMD, o desenho pode reduzir em até 60% a área da placa em comparação com implementações que usam memória externa. 32
37
Esses SoCs também incluem IP dedicado para CXL 3.1 e PCIe 6.0, além de recursos de segurança como PCIe Integrity and Data Encryption, criptografia de memória em linha e ECC. A cobertura da Hot Chips descreve ainda uma evolução que inclui recursos associados ao PCIe Gen 7 e criptografia pós-quântica. 37
39
43
Esses produtos não substituem o MI455X. Eles mostram como a AMD tenta ocupar diferentes pontos da infraestrutura: processamento denso para grandes sistemas de IA, capacidade de CPU para uso geral, lógica programável e processamento adaptativo para cargas especializadas ou de borda, além de silício de rede e segurança para transportar e proteger os dados.
A principal conclusão é arquitetural, e não apenas numérica. A AMD está argumentando que a unidade efetiva da infraestrutura de IA está cada vez mais no rack conectado — e não na GPU individual.
O MI455X fornece densidade de computação e capacidade de HBM4. O Helios acrescenta a interconexão em escala de rack, os processadores host e a rede. O ROCm completa a camada de software que a AMD espera tornar prática a implantação do sistema em diferentes ambientes de clientes.
O portfólio mais amplo de CPUs, FPGAs, SoCs adaptativos e produtos de rede oferece à empresa mais caminhos para participar da mesma expansão de infraestrutura.
A AMD posicionou as implantações em volume do MI455X e do Helios para o segundo semestre de 2026. 3
15 Até que os sistemas sejam enviados e surjam benchmarks independentes de cargas reais, a leitura mais segura é que a AMD apresentou uma especificação de plataforma ambiciosa e um roteiro de produto — não uma prova de que o Helios superará sistemas concorrentes em todas as aplicações.
Studio Global AI
Esta página inclui uma resposta baseada na fonte que você pode continuar em Studio Global.
O MI455X é o principal acelerador do Helios, um rack planejado com 72 GPUs, até 2,9 exaflops de desempenho FP4 e cerca de 31 TB de HBM4.
O MI455X é o principal acelerador do Helios, um rack planejado com 72 GPUs, até 2,9 exaflops de desempenho FP4 e cerca de 31 TB de HBM4. O chip combina oito dies de computação em TSMC N2 com dies de fabric, cache e I/O em N3P, usando empacotamento CoWoS L, 432 GB de HBM4 e largura de banda de 23,3 TB/s por GPU.
A estratégia da AMD é baseada na plataforma: CPUs EPYC, GPUs Instinct, rede Pensando, tecido UALoE, software ROCm e SoCs adaptativos devem atuar como partes de uma única infraestrutura de IA.
O MI455X é o principal acelerador do Helios, um rack planejado com 72 GPUs, até 2,9 exaflops de desempenho FP4 e cerca de 31 TB de HBM4. O chip combina oito dies de computação em TSMC N2 com dies de fabric, cache e I/O em N3P, usando empacotamento CoWoS L, 432 GB de HBM4 e largura de banda de 23,3 TB/s por GPU.
Publicado porEditado com GPT-5.6 LunaImagens geradas com GPT Image 1.5
Resposta de pesquisa

Create a landscape editorial hero image for this Studio Global article: What did AMD present at Hot Chips 2026 about its Instinct MI400 architecture and broader full-system AI strategy—particularly the MI455X’s e. Article summary: AMD used Hot Chips 2026 to argue that AI infrastructure must be designed as a tightly integrated rack-scale platform—not merely as individual GPUs. MI455X is the compute centerpiece, while Helios combines it with EPYC ho. Topic tags: general, general web, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fak
A AMD aproveitou a Hot Chips 2026 para fazer uma defesa mais ampla do que simplesmente apresentar uma GPU mais rápida. A geração MI400 está sendo posicionada como a base de uma infraestrutura de IA em escala de rack, com o acelerador MI455X, CPUs para servidores EPYC, rede Pensando, interconexões de alta velocidade e o software ROCm projetados para funcionar como um sistema coordenado. 4
6
7
A mudança de perspectiva é importante. Em grandes implementações de IA, o gargalo não está apenas na capacidade de processamento do acelerador. Memória, movimentação de dados, comunicação entre GPUs, conexão com outros servidores e portabilidade do software também influenciam o desempenho e o custo da operação.
O MI455X é o principal acelerador da AMD na quinta geração da família CDNA. A empresa o descreve como um projeto baseado em chiplets, com oito dies de computação fabricados no processo N2 da TSMC, além de dies em N3P para fabric, cache e I/O. Esses componentes são reunidos por meio do empacotamento avançado CoWoS-L. 2
7
O acelerador tem 256 processadores de grupo de trabalho e execução nativa Wave32. A AMD também destacou um mecanismo de funções transcendentais com menor latência — uma alteração arquitetural destinada a acelerar operações presentes em treinamento, inferência e ajuste fino de modelos.
A memória é um dos pontos centrais do MI455X. Doze stacks de HBM4 fornecem 432 GB de capacidade e uma largura de banda anunciada de 23,3 TB/s por GPU. 2
5
7 A AMD informa até 40,26 petaflops em MXFP4 e 20,13 petaflops tanto em MXFP6 quanto em MXFP8.
Esses números representam o desempenho máximo teórico em formatos específicos. Eles não equivalem, por si só, ao desempenho independente em aplicações reais, que depende dos modelos, das bibliotecas e do tipo de carga executada.
A proposta do Helios tira o MI455X do enquadramento tradicional de “acelerador individual”. Baseado no padrão Open Rack Wide, o sistema planejado conecta 72 GPUs MI455X em uma configuração de escala de rack. A AMD e as análises relacionadas descrevem até 2,9 exaflops de desempenho FP4 e aproximadamente 31 TB de HBM4 agregada. 1
3
4
7
Os números de largura de banda divulgados exigem atenção. A cobertura da ServeTheHome sobre a Hot Chips menciona aproximadamente 1,7 PB/s de largura de banda HBM4 agregada, usando o valor mais recente de 23,3 TB/s por GPU. 7 Já a cobertura anterior da CES citava 1,4 PB/s para o mesmo conceito de Helios com 72 GPUs.
4
9
10
A diferença pode refletir uma revisão da especificação, uma base de medição diferente ou uma mudança na forma como o sistema foi descrito. Portanto, os valores não devem ser tratados como resultados de benchmark diretamente comparáveis sem esclarecimentos adicionais.
A AMD também anuncia 260 TB/s de largura de banda de escala para comunicação entre as 72 GPUs. 4
7 O objetivo é manter um grande conjunto de aceleradores conectado o suficiente para treinamento e inferência de modelos avançados, em vez de tratar cada GPU como um dispositivo isolado.
A arquitetura do sistema é formada por três blocos de silício projetados em conjunto:
Uma bandeja de computação reúne quatro módulos MI455X com um processador EPYC host e pode incluir até três NICs Pensando Vulcano 800 AI. 4
6 O tecido UALoE conecta os componentes dentro da plataforma mais ampla, enquanto a camada de rede liga o rack ao restante do data center.
Essa organização resume a abordagem de sistema completo da AMD: as CPUs cuidam de tarefas de host e orquestração; as GPUs concentram o processamento de IA; e o silício dedicado de rede movimenta dados sem transferir toda a carga de comunicação para os aceleradores.
Hardware, sozinho, não transforma uma plataforma de IA em uma alternativa competitiva. Por isso, a AMD apresenta o ROCm como a base de software da família MI400 e do Helios. A empresa descreve o ROCm como uma pilha aberta, baseada em software da própria AMD, voltada a implementações de IA em hyperscalers, computação de alto desempenho, pesquisa e ambientes soberanos. 1
O objetivo estratégico é oferecer aos clientes uma alternativa às pilhas de GPUs dependentes do CUDA. Isso não significa que a compatibilidade esteja resolvida automaticamente: a adoção no mundo real depende do suporte a frameworks, kernels otimizados, ferramentas para desenvolvedores, bibliotecas e desempenho em cargas específicas.
Ainda assim, a mensagem da AMD é clara. A empresa quer que o ROCm participe da decisão sobre a plataforma desde o início — e não seja apenas uma camada adicionada depois que o hardware já foi escolhido. 1
7
A mensagem apresentada na Hot Chips também se encaixa em uma estratégia de portfólio mais ampla, que reúne CPUs, GPUs, produtos de rede, SoCs adaptativos e FPGAs. A AMD está apresentando esses componentes como blocos de construção para IA em data centers, IA física, processamento de borda e sistemas de missão crítica, e não como categorias de produtos sem conexão entre si. 1
12
14
A família Versal Premium Gen 2 Memory-on-Package ilustra o lado não relacionado diretamente às GPUs. Os dispositivos integram até 32 GB de LPDDR5X ao próprio encapsulamento e oferecem até 288 GB/s de largura de banda. Segundo a AMD, o desenho pode reduzir em até 60% a área da placa em comparação com implementações que usam memória externa. 32
37
Esses SoCs também incluem IP dedicado para CXL 3.1 e PCIe 6.0, além de recursos de segurança como PCIe Integrity and Data Encryption, criptografia de memória em linha e ECC. A cobertura da Hot Chips descreve ainda uma evolução que inclui recursos associados ao PCIe Gen 7 e criptografia pós-quântica. 37
39
43
Esses produtos não substituem o MI455X. Eles mostram como a AMD tenta ocupar diferentes pontos da infraestrutura: processamento denso para grandes sistemas de IA, capacidade de CPU para uso geral, lógica programável e processamento adaptativo para cargas especializadas ou de borda, além de silício de rede e segurança para transportar e proteger os dados.
A principal conclusão é arquitetural, e não apenas numérica. A AMD está argumentando que a unidade efetiva da infraestrutura de IA está cada vez mais no rack conectado — e não na GPU individual.
O MI455X fornece densidade de computação e capacidade de HBM4. O Helios acrescenta a interconexão em escala de rack, os processadores host e a rede. O ROCm completa a camada de software que a AMD espera tornar prática a implantação do sistema em diferentes ambientes de clientes.
O portfólio mais amplo de CPUs, FPGAs, SoCs adaptativos e produtos de rede oferece à empresa mais caminhos para participar da mesma expansão de infraestrutura.
A AMD posicionou as implantações em volume do MI455X e do Helios para o segundo semestre de 2026. 3
15 Até que os sistemas sejam enviados e surjam benchmarks independentes de cargas reais, a leitura mais segura é que a AMD apresentou uma especificação de plataforma ambiciosa e um roteiro de produto — não uma prova de que o Helios superará sistemas concorrentes em todas as aplicações.
Studio Global AI
Esta página inclui uma resposta baseada na fonte que você pode continuar em Studio Global.
O MI455X é o principal acelerador do Helios, um rack planejado com 72 GPUs, até 2,9 exaflops de desempenho FP4 e cerca de 31 TB de HBM4.
O MI455X é o principal acelerador do Helios, um rack planejado com 72 GPUs, até 2,9 exaflops de desempenho FP4 e cerca de 31 TB de HBM4. O chip combina oito dies de computação em TSMC N2 com dies de fabric, cache e I/O em N3P, usando empacotamento CoWoS L, 432 GB de HBM4 e largura de banda de 23,3 TB/s por GPU.
A estratégia da AMD é baseada na plataforma: CPUs EPYC, GPUs Instinct, rede Pensando, tecido UALoE, software ROCm e SoCs adaptativos devem atuar como partes de uma única infraestrutura de IA.