TSMC A16: o processo de 1,6 nm mira chips de IA mais rápidos e eficientes

O TSMC A16 deve ser entendido menos como uma simples redução de escala para “1,6 nm” e mais como uma evolução de alto desempenho da família de 2 nm. O processo combina transistores nanosheet com o Super Power Rail (SPR), arquitetura de distribuição de energia pelo verso do wafer criada para enfrentar limitações de fiação e densidade de potência em aceleradores de IA e outros chips de computação de alto desempenho.

Relatos publicados em agosto de 2026 afirmam que o desenvolvimento e a validação do A16 foram concluídos, com produção em volume planejada para o quarto trimestre deste ano. O cronograma é compatível com o roteiro divulgado anteriormente pela TSMC, embora as informações mais recentes dependam em parte de fontes do setor e da imprensa, e não de um novo anúncio detalhado da empresa.

O que diferencia o TSMC A16?

O A16 reúne dois elementos importantes da estratégia da TSMC para processos avançados:

• Transistores nanosheet: a tecnologia dá continuidade aos transistores do tipo gate-all-around introduzidos na família de 2 nm da TSMC.
• Super Power Rail: é o nome dado pela empresa à rede de distribuição de energia pelo verso do wafer. Em vez de concentrar energia e sinais na mesma área de interconexão na parte frontal, o projeto desloca a alimentação elétrica para trás do silício.

A separação é relevante para processadores de IA e HPC — sigla em inglês para computação de alto desempenho — porque esses chips precisam lidar simultaneamente com redes elétricas muito densas e conexões complexas para transportar sinais.

Ao liberar espaço na face frontal do chip, a alimentação traseira pode reduzir o congestionamento e dar aos projetistas mais liberdade para organizar as interconexões. A vantagem, portanto, não está apenas em colocar mais transistores em uma área menor: trata-se também de mudar a forma como energia e sinais são distribuídos dentro do chip.

Ganhos estimados em relação ao N2P

Segundo os dados divulgados para a plataforma, o A16 tem como metas, em comparação com o processo N2P de 2 nm aprimorado:

• 8% a 10% mais velocidade com o mesmo consumo de energia;
• 15% a 20% menos consumo com a mesma velocidade;
• 8% a 10% mais densidade de chip, considerando lógica e SRAM.

Esses números são comparações de plataforma sob condições específicas. Eles não significam que todo chip produzido no A16 será automaticamente 10% mais rápido ou consumirá 20% menos energia. O resultado final depende da arquitetura, das bibliotecas de projeto, das regras de fabricação, da tensão, do sistema de refrigeração, do encapsulamento e da carga de trabalho.

A promessa de densidade também não quer dizer que todo processador acabado ficará exatamente 8% a 10% menor. O ganho representa a capacidade adicional da plataforma, que pode ser usada para incluir mais lógica, ampliar caches, adicionar conectividade ou reduzir o tamanho do die, conforme as prioridades de cada projeto.

Por que o A16 é voltado à inteligência artificial?

O mercado prioritário do A16 é a lógica de alto desempenho, especialmente aceleradores de IA e processadores para data centers. Esses componentes impõem exigências incomuns de alimentação elétrica, largura de banda das interconexões e controle térmico.

Um processo mais avançado pode aumentar a densidade dos transistores, mas, se a distribuição de energia e o roteamento de sinais continuarem limitados, o ganho no sistema inteiro pode ser menor do que o esperado. O SPR ataca justamente esse gargalo.

Na prática, o projetista pode usar a melhoria para buscar mais desempenho, menor consumo ou mais funcionalidades em uma área semelhante. Essa flexibilidade é especialmente importante em data centers, nos quais o desempenho dos aceleradores é limitado não só pela capacidade de processamento, mas também pelo custo da eletricidade, pela refrigeração e pela velocidade com que os dados circulam pelo pacote.

A16 entre o N2P e o A14

O roteiro da TSMC posiciona o A16 entre a geração N2/N2P e o processo A14, de classe 1,4 nm. A produção em volume do A14 está prevista para 2028, de acordo com informações sobre o roadmap da empresa e comentários em resultados financeiros.

Isso dá ao A16 um papel estratégico específico: introduzir a alimentação pelo verso para clientes de computação exigente antes da próxima grande geração de processo. Assim, o A16 funciona como um novo nó e também como uma ponte tecnológica. Ele amplia a plataforma de transistores nanosheet ao mesmo tempo que acrescenta uma mudança importante para energia, fiação e encapsulamento de grandes projetos de IA.

O cronograma, porém, não foi relatado de forma totalmente consistente. Algumas reportagens de 2026 mencionaram um possível adiamento, enquanto informações posteriores e materiais técnicos continuaram apontando para o segundo semestre ou o quarto trimestre de 2026. A conclusão mais segura é que o 4º trimestre de 2026 continua sendo a meta divulgada — não uma garantia de que a produção comercial em larga escala já esteja assegurada.

Como o A16 se compara a Samsung e Intel?

A Samsung teria transferido a meta de produção em massa do processo SF1.4, de classe 1,4 nm, de 2027 para 2029, enquanto concentra esforços no aprimoramento da família de 2 nm, no rendimento e na estabilidade da fabricação. Esse calendário daria à TSMC mais tempo para expandir o A16 e avançar rumo ao A14 antes que a oferta nominalmente equivalente da Samsung chegue à produção em volume.

A Intel também continua sendo uma concorrente importante em processos avançados e alimentação pelo verso do wafer. Seus processos 18A e o futuro 14A fazem parte dessa disputa mais ampla.

Ainda assim, nomes como “1,6 nm”, “1,4 nm” e “18A” não são diretamente comparáveis entre fabricantes. Rendimento, bibliotecas de projeto, qualificação de clientes, custo, encapsulamento e desempenho efetivo do chip são mais relevantes do que o número usado no nome do processo.

O calendário do A16 pode fortalecer a posição competitiva da TSMC, mas não prova, sozinho, que a empresa esteja à frente da Intel em todas as métricas técnicas ou comerciais. O teste decisivo será a capacidade de transformar as promessas do processo em produtos com bom rendimento de fabricação e escala suficiente.

O investimento de US$ 29,4 bilhões

A história do A16 também está ligada ao esforço mais amplo de expansão da capacidade da TSMC. Reportagens afirmam que o conselho da empresa aprovou um investimento de aproximadamente US$ 29,4425 bilhões em capacidade para processos avançados e encapsulamento, além de melhorias em processos maduros e especializados e da construção de novas fábricas.

Esse valor não deve ser interpretado como o custo do A16 isoladamente. Ele se refere a um programa mais amplo de capacidade e infraestrutura, que atende várias gerações de processos e tecnologias de encapsulamento. Além disso, a TSMC teria elevado seu plano geral de investimentos de capital para 2026 para US$ 60 bilhões a US$ 64 bilhões.

Como o valor de US$ 29,4425 bilhões não aparece de forma independente em um anúncio primário detalhado no material reunido, a cifra deve ser tratada como um investimento reportado pela imprensa, e não como um orçamento exclusivo do A16.

A capacidade de CoWoS pode ser tão importante quanto o processo

Para chips de IA, fabricar o die de lógica avançada é apenas uma etapa. O produto também precisa de memória de alta largura de banda, substratos, interposers, montagem e testes. A capacidade de encapsulamento avançado CoWoS da TSMC teria permanecido totalmente contratada à medida que a demanda por IA cresce.

Relatos do setor afirmam que parte do trabalho de encapsulamento de backend para clientes compartilhados teria sido direcionada às operações da Intel na Malásia. Se confirmada, a medida representaria uma resposta limitada à pressão sobre a cadeia de fornecimento — não uma prova de que a TSMC transferiu amplamente a tecnologia ou a base de fabricação de seu CoWoS para a rival.

O episódio mostra por que a liderança em processos não determina, sozinha, a velocidade com que o hardware de IA chega aos clientes. Um wafer produzido em um processo de ponta ainda pode esperar por capacidade de encapsulamento, memória HBM, substratos ou testes.

A TSMC também estaria desenvolvendo soluções de encapsulamento semelhantes ao EMIB da Intel para responder à mesma pressão de demanda.

A mudança maior: especialização e “coopetição”

O A16 ilustra uma transformação mais ampla na indústria de semicondutores. Sistemas de IA dependem cada vez mais de uma rede coordenada de fabricantes contratadas, fornecedores de memória, empresas de substratos, provedores de encapsulamento e unidades de produção em diferentes regiões.

Isso cria espaço tanto para competição quanto para especialização. A TSMC continua central em lógica de ponta e CoWoS; a Intel pode disputar processos e oferecer capacidade alternativa de encapsulamento; e a Malásia, Taiwan e outros polos podem contribuir com diferentes etapas da produção de backend.

O possível deslocamento de parte do encapsulamento entre rivais, portanto, não significa que a competição tenha desaparecido. Ele mostra que a escala da demanda por IA tornou a capacidade de todo o ecossistema um fator comercial decisivo.

Para os clientes do A16, a pergunta principal já não é apenas qual fabricante anuncia o menor número em nanômetros. O que importa é saber se a empresa consegue entregar wafers qualificados, ferramentas de projeto adequadas, rendimento confiável e encapsulamento avançado suficiente para colocar sistemas completos de IA no mercado em grande escala.