NAND mais densa e nova memória HBF: os destaques da FMS 2026

Principais especificações

• Densidade de bits: mais de 37 Gb/mm², um aumento de aproximadamente 60% em relação à tecnologia de 8ª geração .
• Arquitetura: 332 camadas ativas .
• Interface: até 4,8 Gb/s por meio do padrão Toggle DDR6.0 .
• Tecnologia de fabricação: CMOS Directly Bonded to Array (CBA), que produz a lógica CMOS e a matriz de memória em wafers separados antes de uni-los. A abordagem contribui para a eficiência energética e para o ganho de densidade .

A demonstração da variante QLC ocorreu durante o evento . Antes disso, em julho de 2026, as duas empresas já haviam iniciado o envio de amostras da BiCS10 TLC de 1 Tb, uma versão de três bits por célula com densidade superior a 29 Gb/mm² . A versão QLC exibida na FMS representa um avanço adicional em capacidade por área.

HBF: uma nova camada entre HBM e SSD

A Sandisk e a SK hynix divulgaram a primeira especificação técnica padronizada da High Bandwidth Flash (HBF) por meio do Open Compute Project (OCP) . O OCP é uma iniciativa aberta que reúne empresas para definir padrões de hardware e infraestrutura de data centers.

A proposta da HBF é ocupar um espaço intermediário na hierarquia de memória: oferecer mais capacidade do que a HBM (High Bandwidth Memory, ou memória de alta largura de banda), mas com acesso muito mais rápido do que o armazenamento convencional em SSD. O alvo principal são sistemas de inferência de IA nos quais modelos grandes precisam de mais memória próxima ao acelerador do que a HBM consegue fornecer de forma economicamente viável.

O que a especificação define

• Capacidade por pilha: até 512 GB, em configurações NAND de 8 ou 16 camadas empilhadas .
• Largura de banda: até 3,0 TB/s, com 1,6 TB/s por direção. A especificação prevê três níveis de desempenho, do Grade 1 ao Grade 3, cobrindo aproximadamente 0,4 TB/s a 3,0 TB/s .
• Conexão: UCIe (Universal Chiplet Interconnect Express), padrão destinado à comunicação entre chiplets e aceleradores .
• Apoiadores: Google, incluindo o Google DeepMind, e Tenstorrent ingressaram no grupo durante o processo de padronização .

Por que a HBF pode ser relevante

A HBF foi concebida para preencher a diferença entre a HBM, rápida mas limitada em capacidade, e os SSDs, espaçosos porém mais lentos . A Sandisk afirma que a tecnologia pode oferecer de oito a 16 vezes mais capacidade que a HBM a custo semelhante. Em uma simulação com o modelo Llama 3.1 de 405 bilhões de parâmetros, o desempenho ficou a até 2,2% de uma configuração hipotética de HBM com capacidade ilimitada .

Esses números são resultados divulgados pela própria Sandisk em simulações, e não equivalem a uma medição de produtos comerciais disponíveis no mercado.

Quando a HBF estará disponível?

A especificação aberta já foi publicada. As primeiras amostras de memória são esperadas para o fim de 2026, enquanto dispositivos comerciais devem chegar no início de 2027 .

Palestras e painel da FMS 2026

Além dos anúncios de hardware e padronização, a programação do evento destacou a evolução da memória para cargas de IA.

Palestra da Sandisk

A apresentação “NAND: The Versatile & Scalable Foundation of the AI Era” ocorreu na quarta-feira, 5 de agosto de 2026, às 11h40 no horário do Pacífico, no Mission City Ballroom do Santa Clara Convention Center. Jim Elliott, diretor de receita; Khurram Ismail, diretor de produtos; e Alper Ilkbahar, diretor de tecnologia da Sandisk, abordaram a otimização em nível de sistema e o papel da NAND na execução de inferência de IA em escala .

Palestra da SK hynix

No primeiro dia do evento, 4 de agosto, os executivos Kim Chun-sung e Kang Uk-song, da SK hynix, apresentaram “Orchestrating Efficient AI Infrastructure through Tiered Memory in the Era of Agentic AI”. A sessão tratou do uso de diferentes camadas de memória para construir uma infraestrutura de IA mais eficiente .

Painel sobre o “muro da memória”

Em 6 de agosto, às 9h45 no horário do Pacífico, Sandisk, SK hynix e Google DeepMind participaram do painel “Breaking the Memory Wall with High Bandwidth Flash”. A discussão abordou como a HBF pode enfrentar a diferença crescente entre o poder de processamento dos aceleradores e a capacidade de memória disponível para cargas de inferência .

O título do painel é confirmado por materiais oficiais da Sandisk e pela cobertura da SK hynix. Já a descrição completa da sessão deve ser conferida na agenda oficial do evento; ainda assim, a realização de um painel dedicado ao conceito de “muro da memória” aparece de forma consistente nas fontes disponíveis .

O impacto para a infraestrutura de IA

Os anúncios da FMS 2026 atacam dois problemas diferentes, mas relacionados: a necessidade de armazenar volumes cada vez maiores de dados e a falta de memória rápida para alimentar aceleradores de IA.

A BiCS10 QLC pode ajudar a criar SSDs de data center mais densos e eficientes, ampliando camadas destinadas a grandes conjuntos de dados de treinamento, modelos e armazenamento em nuvem. A HBF, por sua vez, propõe colocar uma quantidade maior de memória de alta largura de banda mais perto do acelerador, sem simplesmente aumentar a capacidade de HBM — uma alternativa que pode ser cara e limitada.

O fato de a especificação HBF ter sido publicada por meio do OCP, com participação do Google e da Tenstorrent, também é significativo. O modelo aberto pode facilitar a adoção por diferentes fabricantes de aceleradores, servidores e sistemas de IA, reduzindo o risco de um ecossistema fragmentado em soluções proprietárias .