Google e AMD: O TPU v10 que muda tudo para a IA de agentes

Em meados de agosto de 2026, o SemiAnalysis levantou um "rumor de mercado" de que a Google estaria trabalhando com a AMD em um projeto de TPU na geração v10 . Se for verdade, a colaboração marcaria a primeira participação substancial da AMD em um grande programa de ASIC de IA personalizado — e sinaliza algo muito maior do que uma simples mudança na cadeia de suprimentos: o começo do fim para os aceleradores de IA puramente matriciais .

A Parceria Reportada entre Google e AMD para o TPU v10

O SemiAnalysis, repercutido pelo Tom's Hardware e outros veículos, reporta que a Google está explorando um ASIC de IA híbrido que pode integrar núcleos de CPU da AMD no mesmo pacote junto com a tecnologia de acelerador proprietária da Google . Analistas acreditam que a Google está interessada no empacotamento avançado e na integração 3D (SoIC) da AMD, bem como em seus projetos de núcleos de CPU para cargas de trabalho pesadas nesse tipo de processador .

Contexto é importante. A Broadcom continua sendo a parceira de longa data da Google no co-design de TPUs, com um acordo de cooperação de cinco anos divulgado em março de 2026, cobrindo as gerações v8 a v11 . A MediaTek cuida da coordenação de I/O e manufatura para a atual geração Ironwood (TPU v7x) . O envolvimento da AMD parece ser um projeto dentro da geração v10 — não necessariamente uma substituição completa da Broadcom, embora a produção de CoWoS da Ironwood pela Broadcom tenha sido revisada para baixo em aproximadamente 32.000 wafers .

Separadamente, a Google também estaria considerando a Samsung Foundry para a produção de componentes do v10 (codinome "Ice Fish") para diversificar sua dependência da TSMC , e está em negociações avançadas com a Marvell para outros chips de IA personalizados .

Atenção: Nada foi confirmado pela Google ou pela AMD. O relatório do SemiAnalysis é um rumor de mercado, não um anúncio oficial, e o projeto com a AMD pode ser um SKU específico, um caminho experimental ou uma aposta de diversificação .

Por que Chips Híbridos Fazem Sentido para a IA de Agentes e Reinforcement Learning

A mudança de um ASIC puramente matricial para um chip híbrido com núcleos de CPU integrados é uma resposta arquitetônica direta à natureza mutável das cargas de trabalho de IA — particularmente o reinforcement learning (RL) e a inteligência artificial de agentes (agentic AI).

A IA de Agentes é Limitada pela CPU, Não pela GPU

A inferência em lote tradicional é quase totalmente limitada pela GPU: um prompt é enviado, a GPU executa uma passagem direta e os tokens são gerados . As cargas de trabalho de IA de agentes são fundamentalmente diferentes. Orquestração, planejamento, chamadas de ferramentas, execução em ambientes controlados (sandbox) e interação com o ambiente rodam na CPU, não na GPU .

Um estudo acadêmico descobriu que cargas de trabalho de IA de agentes dominadas por ferramentas são significativamente limitadas pelo processamento dessas ferramentas na CPU, consumindo até 88% da latência de ponta a ponta . Uma análise separada de Akash Borate elevou esse número para até 90,6% .

A Proporção CPU:GPU Está Mudando Radicalmente

Em clusters de treinamento de IA, a proporção CPU:GPU é de cerca de 1:7 ou 1:8 . Conforme as cargas de trabalho migram para a inferência, essa proporção cai para 1:3 ou 1:4 . Para implantações de agentes, a Intel revelou em sua teleconferência de resultados do primeiro trimestre de 2026 que alguns clientes já estão operando com quatro CPUs por GPU — uma proporção de 1:1 em certos clusters .

A Morgan Stanley projeta um crescimento incremental de US$ 32,5 a US$ 60 bilhões no mercado de CPUs até 2030, impulsionado inteiramente por essa mudança . A própria AMD argumentou que a IA de agentes não é uma carga de trabalho de inferência centrada em GPU, mas um fluxo de trabalho heterogêneo de ponta a ponta que exige CPUs com alta densidade de núcleos e alta contagem de threads para orquestração e execução em sandbox .

O Reinforcement Learning Exige Loops Apertados de Sandbox

O treinamento com RL — especialmente para modelos de agentes — requer ciclos repetidos de execução em sandbox, simulação de ambiente, cálculo de recompensa e atualização de política. Esses loops envolvem uma orquestração substancial do lado da CPU que não é mapeada de forma eficiente para aceleradores puramente matriciais.

A Vera da Nvidia (com design Olympus de 88 núcleos) e o Xeon 6+ da Intel estão sendo otimizados exatamente para esse padrão de "loop apertado de sandbox de reinforcement learning" . A indústria de hardware está convergindo para uma percepção compartilhada: os futuros aceleradores de IA não serão motores puramente matriciais.

O TPU v10 Híbrido da Google como um Indicador Antecipado

Ao integrar núcleos de CPU da AMD diretamente no pacote do TPU, a Google poderia eliminar os gargalos do PCIe para esses loops de agentes pesados em CPU, reduzir a latência e lidar com o ciclo "chamada de ferramenta → etapa de ambiente → atualização de política" em um único die firmemente acoplado. Esta é a materialização em hardware da percepção de que os futuros sistemas de IA serão designs heterogêneos de sistema em pacote que combinam tipos de computação com base na fase da carga de trabalho.

As Implicações Mais Amplas

Área	O Que Significa
Arquitetura	Os ASICs de IA estão evoluindo de aceleradores puramente matriciais para chiplets híbridos de CPU + acelerador.
Sinal da carga de trabalho	RL e IA de agentes têm perfis de computação fundamentalmente diferentes (ramificações, chamadas de ferramentas, orquestração) do treinamento denso — eles precisam de núcleos de CPU, não apenas de mais FLOPs de GPU.
Cadeia de suprimentos	A Google está fragmentando suas parcerias de TPU entre Broadcom, MediaTek, Marvell e agora AMD, reduzindo a dependência de um único fornecedor e ganhando acesso a IP especializado.
Impacto de mercado	A AMD ganha um ponto de apoio em ASICs de IA personalizados pela primeira vez. A Nvidia enfrenta pressão arquitetônica tanto de concorrentes de GPU quanto dessa tendência de ASIC híbrido.

Conclusão

A Google, segundo rumores, colocar núcleos de CPU dentro de seu TPU v10 não é um ajuste incremental — é o reconhecimento de que o acelerador de IA de 2028 será muito diferente do de 2024. A IA de agentes e o reinforcement learning estão reescrevendo as regras da arquitetura de computação, e o chip que lida com um loop de chamada de ferramentas mil vezes por segundo precisa ser construído de forma diferente do chip que faz uma única multiplicação de matrizes gigante.

Se o rumor do SemiAnalysis estiver correto, a Google e a AMD estão construindo esse chip agora.