O AMD Instinct MI455X usa oito chiplets de computação fabricados pela TSMC em N2, dies de fabric, cache e I/O em N3P, 12 pilhas de HBM4, 432 GB de memória e até 23,3 TB/s de largura de banda. O rack Helios reúne 72 MI455X em 18 bandejas com quatro GPUs, alcançando os números máximos anunciados pela AMD de 2,9 exaflo...
Publicado porEditado com GPT-5.6 LunaImagens geradas com GPT Image 1.5
Resposta de pesquisa

Create a landscape editorial hero image for this Studio Global article: What architectural and system-level details did AMD reveal at Hot Chips 2026 about its Instinct MI400 series—especially the MI455X’s TSMC N2. Article summary: AMD’s Hot Chips message was that MI400 is not merely a faster accelerator: it is the compute building block for a vertically integrated, open-standard AI rack. The flagship MI455X combines a large chiplet GPU, unusually . Topic tags: general, general web, user generated, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks,
As revelações da AMD na Hot Chips 2026 apresentaram a família Instinct MI400 como algo maior do que uma nova geração de aceleradores. O modelo topo de linha MI455X é o bloco de computação do Helios, uma plataforma de escala de rack que integra GPUs, CPUs de host, rede e software ROCm em torno de padrões de infraestrutura aberta. O principal destaque do hardware é a memória: cada MI455X traz 432 GB de HBM4, enquanto um rack Helios com 72 GPUs chega a 31 TB de capacidade HBM4 agregada. 2
3
10
O MI455X é baseado na quinta geração da arquitetura CDNA. Seu complexo de computação reúne oito Accelerator Complex Dies (XCDs), fabricados pela TSMC em seu processo N2. Os dies responsáveis por fabric, cache e I/O usam o processo N3P da mesma fabricante. A AMD combina esses chiplets com 12 pilhas de HBM4 em um encapsulamento TSMC CoWoS-L. 17
21
Essa divisão permite usar o processo mais avançado onde ele é mais importante — nos dies de computação — e separar as funções de fabric, cache e I/O em outros chiplets. Portanto, o pacote não é simplesmente uma GPU monolítica maior: trata-se de um sistema multidie projetado em torno de largura de banda, rendimento de fabricação e conectividade em escala de rack.
A AMD lista 256 Work Group Processors (WGPs) e 192 MB de cache L2 global no MI455X. A CDNA 5 também introduz suporte a matrix cores com execução nativa em Wave32, além de formatos de baixa precisão usados em cargas modernas de IA. 3
20
O material da Hot Chips usado nesta análise também descreve um caminho de menor latência para funções transcendentais, como exponenciais e logaritmos. Essas operações aparecem em partes de redes neurais, incluindo atenção, normalização e funções de ativação. No entanto, as fontes disponíveis não apresentam uma redução de latência quantificada; por isso, o recurso não deve ser interpretado como uma promessa de desempenho medido.
Esses números são valores teóricos de pico, e não garantem o desempenho em aplicações reais. O resultado efetivo depende da precisão usada, da esparsidade, da arquitetura do modelo, dos padrões de acesso à memória, da utilização do software e da capacidade de manter todos os recursos de computação ocupados.
A especificação mais relevante do MI455X pode ser a capacidade de memória, e não apenas o desempenho bruto de computação. As 12 pilhas de HBM4 fornecem 432 GB por acelerador e até 23,3 TB/s de largura de banda. 2
3
Essa capacidade oferece mais espaço para pesos, ativações e estado de inferência — incluindo o cache de chave e valor, conhecido como KV cache — antes que os dados precisem ser distribuídos por aceleradores adicionais. A vantagem é especialmente importante na inferência, em que janelas de contexto maiores e muitas solicitações simultâneas podem transformar o tamanho do KV cache em um gargalo.
A CDNA 5 suporta diversos formatos de dados, incluindo OCP MXFP4, MXFP6, MXFP8, OCP FP8, BF16, FP16, TF32, FP32 e FP64. Os formatos de baixa precisão são voltados à eficiência em treinamento e inferência de IA, enquanto o suporte mais amplo mantém a arquitetura adequada a computação de alto desempenho (HPC) e cargas de trabalho mistas. 18
20
O Helios organiza os aceleradores em 18 bandejas alinhadas ao padrão Open Rack Wide, com quatro GPUs MI455X por bandeja, totalizando 72 GPUs. Para o rack, a AMD anuncia os seguintes valores máximos:
O valor do rack não está apenas na multiplicação das especificações de 72 GPUs. O Helios foi projetado como um único domínio de scale-up, fazendo com que a comunicação entre os aceleradores seja parte central da arquitetura, em vez de ficar a cargo de servidores separados. O projeto publicado pela AMD usa UALink sobre Ethernet para a conexão de scale-up e redes baseadas em Ethernet para o scale-out. 10
12
Cada bandeja com quatro GPUs é combinada a um processador de host AMD EPYC “Venice”. Relatos sobre a arquitetura apresentada na Hot Chips identificam a plataforma como EPYC 9006 em SP7, enquanto a AMD descreve o Helios como uma combinação de CPUs EPYC 9006 de sexta geração, GPUs MI455X e rede Pensando. 7
10
14
As placas de rede AI Pensando Vulcano oferecem conectividade Ethernet de 800 Gbps para o tráfego de scale-out. O material da AMD especifica até 2,4 Tbps de largura de banda de scale-out por GPU no projeto baseado na Vulcano. 47
Essa divisão de funções é importante: a GPU executa cálculos matriciais e vetoriais, o processador EPYC cuida das tarefas de host e do plano de controle, e a malha de rede transporta dados dentro e para fora do rack. Por isso, o Helios é um sistema de computação co-projetado, não apenas uma coleção de placas aceleradoras iguais.
A AMD está alinhando o Helios à abordagem Open Rack Wide da Meta e aos padrões de rack do Open Compute Project (OCP). A empresa também usa UALink e redes baseadas em Ethernet, em vez de apresentar o rack como um sistema proprietário fechado. 47
49
A abordagem baseada em padrões reforça o argumento da AMD de que clientes devem poder montar sistemas grandes de IA com componentes interoperáveis. Na visão da empresa, a pilha inclui:
O ROCm, por si só, não elimina o trabalho de engenharia necessário para migrar software entre plataformas de GPU. Suporte a kernels, bibliotecas, compiladores, frameworks de modelos e ferramentas de produção ainda determinam a facilidade de transferência de uma carga. O ponto estratégico é que a AMD tenta oferecer a base completa de hardware e software necessária para implantar um cluster grande de IA, em vez de competir apenas por especificações de aceleradores.
A AMD afirmou que o Helios entrou em produção, com implantações começando no segundo semestre de 2026. 4
49 Essa declaração descreve o cronograma de produção e implantação informado pela empresa; não deve ser interpretada como prova de que a plataforma já esteja amplamente instalada ou de que toda configuração de rack anunciada esteja disponível em volume.
A Microsoft anunciou separadamente planos para implantar o Helios no Azure para inferência de modelos de fronteira, oferecendo um caminho de implantação em nuvem identificado para a plataforma. 54
56 Assim como ocorre com os números de desempenho da AMD, planos de implantação de clientes não equivalem a resultados de produção medidos de forma independente.
A participação da AMD na Hot Chips também incluiu os SoCs adaptativos Versal Premium Gen 2, que atendem a outra parte do mercado de computação. Esses dispositivos são voltados a aplicações intensivas em dados e sensíveis à latência, como IA física, redes, teste e medição, vídeo profissional, sistemas aeroespaciais e de defesa e outros ambientes críticos. 31
36
38
As versões Memory-on-Package integram até 32 GB de LPDDR5X diretamente ao pacote. A AMD especifica até 288 GB/s de largura de banda projetada e afirma que o design pode reduzir em até 60% a área da placa em comparação com soluções que usam memória externa. 36
41
Para a família Versal Premium Gen 2, as especificações oficiais da AMD listam interfaces PCIe Gen6 e CXL 3.1 implementadas em hardware, além de suporte a memórias LPDDR5X e DDR5. 37
40
42
Alguns relatos sobre a Hot Chips mencionam transceptores compatíveis com PCIe Gen7 e criptografia pós-quântica no contexto mais amplo das capacidades da plataforma. O material oficial de produto fornecido confirma PCIe Gen6, CXL 3.1 e recursos de segurança como PCIe Integrity and Data Encryption, mas não comprova PCIe Gen7 ou criptografia pós-quântica implementada em hardware como especificações confirmadas para todos os dispositivos Memory-on-Package. 37
39
40
Os números do MI455X — 432 GB de HBM4, 23,3 TB/s de largura de banda e 40,26 PFLOPS em MXFP4 — são importantes porque sustentam o projeto de sistema maior da AMD. O Helios coloca 72 desses aceleradores em um rack com 31 TB de HBM4, computação de baixa precisão em escala de exaflops, conexões de scale-up de alta largura de banda, CPUs EPYC para hospedar o sistema e rede Pensando.
A aposta competitiva da AMD é, portanto, arquitetural tanto quanto numérica: fazer GPU, memória, fabric, processador de host, placa de rede, rack e software funcionarem como uma única plataforma baseada em padrões abertos. A capacidade de transformar isso em desempenho competitivo em produção dependerá de cargas reais, maturidade do software, oferta e escala de implantação — e não apenas das especificações de pico.
Studio Global AI
Esta página inclui uma resposta baseada na fonte que você pode continuar em Studio Global.
O AMD Instinct MI455X usa oito chiplets de computação fabricados pela TSMC em N2, dies de fabric, cache e I/O em N3P, 12 pilhas de HBM4, 432 GB de memória e até 23,3 TB/s de largura de banda.
O AMD Instinct MI455X usa oito chiplets de computação fabricados pela TSMC em N2, dies de fabric, cache e I/O em N3P, 12 pilhas de HBM4, 432 GB de memória e até 23,3 TB/s de largura de banda. O rack Helios reúne 72 MI455X em 18 bandejas com quatro GPUs, alcançando os números máximos anunciados pela AMD de 2,9 exaflops em FP4, 31 TB de HBM4 e 1,7 PB/s de largura de banda agregada.
A aposta da AMD vai além da GPU: o sistema combina CPUs EPYC Venice, placas de rede Pensando Vulcano, UALink sobre Ethernet, padrões Open Rack Wide e o software ROCm em uma plataforma de IA de escala de rack.
O AMD Instinct MI455X usa oito chiplets de computação fabricados pela TSMC em N2, dies de fabric, cache e I/O em N3P, 12 pilhas de HBM4, 432 GB de memória e até 23,3 TB/s de largura de banda. O rack Helios reúne 72 MI455X em 18 bandejas com quatro GPUs, alcançando os números máximos anunciados pela AMD de 2,9 exaflo...
Publicado porEditado com GPT-5.6 LunaImagens geradas com GPT Image 1.5
Resposta de pesquisa

Create a landscape editorial hero image for this Studio Global article: What architectural and system-level details did AMD reveal at Hot Chips 2026 about its Instinct MI400 series—especially the MI455X’s TSMC N2. Article summary: AMD’s Hot Chips message was that MI400 is not merely a faster accelerator: it is the compute building block for a vertically integrated, open-standard AI rack. The flagship MI455X combines a large chiplet GPU, unusually . Topic tags: general, general web, user generated, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks,
As revelações da AMD na Hot Chips 2026 apresentaram a família Instinct MI400 como algo maior do que uma nova geração de aceleradores. O modelo topo de linha MI455X é o bloco de computação do Helios, uma plataforma de escala de rack que integra GPUs, CPUs de host, rede e software ROCm em torno de padrões de infraestrutura aberta. O principal destaque do hardware é a memória: cada MI455X traz 432 GB de HBM4, enquanto um rack Helios com 72 GPUs chega a 31 TB de capacidade HBM4 agregada. 2
3
10
O MI455X é baseado na quinta geração da arquitetura CDNA. Seu complexo de computação reúne oito Accelerator Complex Dies (XCDs), fabricados pela TSMC em seu processo N2. Os dies responsáveis por fabric, cache e I/O usam o processo N3P da mesma fabricante. A AMD combina esses chiplets com 12 pilhas de HBM4 em um encapsulamento TSMC CoWoS-L. 17
21
Essa divisão permite usar o processo mais avançado onde ele é mais importante — nos dies de computação — e separar as funções de fabric, cache e I/O em outros chiplets. Portanto, o pacote não é simplesmente uma GPU monolítica maior: trata-se de um sistema multidie projetado em torno de largura de banda, rendimento de fabricação e conectividade em escala de rack.
A AMD lista 256 Work Group Processors (WGPs) e 192 MB de cache L2 global no MI455X. A CDNA 5 também introduz suporte a matrix cores com execução nativa em Wave32, além de formatos de baixa precisão usados em cargas modernas de IA. 3
20
O material da Hot Chips usado nesta análise também descreve um caminho de menor latência para funções transcendentais, como exponenciais e logaritmos. Essas operações aparecem em partes de redes neurais, incluindo atenção, normalização e funções de ativação. No entanto, as fontes disponíveis não apresentam uma redução de latência quantificada; por isso, o recurso não deve ser interpretado como uma promessa de desempenho medido.
Esses números são valores teóricos de pico, e não garantem o desempenho em aplicações reais. O resultado efetivo depende da precisão usada, da esparsidade, da arquitetura do modelo, dos padrões de acesso à memória, da utilização do software e da capacidade de manter todos os recursos de computação ocupados.
A especificação mais relevante do MI455X pode ser a capacidade de memória, e não apenas o desempenho bruto de computação. As 12 pilhas de HBM4 fornecem 432 GB por acelerador e até 23,3 TB/s de largura de banda. 2
3
Essa capacidade oferece mais espaço para pesos, ativações e estado de inferência — incluindo o cache de chave e valor, conhecido como KV cache — antes que os dados precisem ser distribuídos por aceleradores adicionais. A vantagem é especialmente importante na inferência, em que janelas de contexto maiores e muitas solicitações simultâneas podem transformar o tamanho do KV cache em um gargalo.
A CDNA 5 suporta diversos formatos de dados, incluindo OCP MXFP4, MXFP6, MXFP8, OCP FP8, BF16, FP16, TF32, FP32 e FP64. Os formatos de baixa precisão são voltados à eficiência em treinamento e inferência de IA, enquanto o suporte mais amplo mantém a arquitetura adequada a computação de alto desempenho (HPC) e cargas de trabalho mistas. 18
20
O Helios organiza os aceleradores em 18 bandejas alinhadas ao padrão Open Rack Wide, com quatro GPUs MI455X por bandeja, totalizando 72 GPUs. Para o rack, a AMD anuncia os seguintes valores máximos:
O valor do rack não está apenas na multiplicação das especificações de 72 GPUs. O Helios foi projetado como um único domínio de scale-up, fazendo com que a comunicação entre os aceleradores seja parte central da arquitetura, em vez de ficar a cargo de servidores separados. O projeto publicado pela AMD usa UALink sobre Ethernet para a conexão de scale-up e redes baseadas em Ethernet para o scale-out. 10
12
Cada bandeja com quatro GPUs é combinada a um processador de host AMD EPYC “Venice”. Relatos sobre a arquitetura apresentada na Hot Chips identificam a plataforma como EPYC 9006 em SP7, enquanto a AMD descreve o Helios como uma combinação de CPUs EPYC 9006 de sexta geração, GPUs MI455X e rede Pensando. 7
10
14
As placas de rede AI Pensando Vulcano oferecem conectividade Ethernet de 800 Gbps para o tráfego de scale-out. O material da AMD especifica até 2,4 Tbps de largura de banda de scale-out por GPU no projeto baseado na Vulcano. 47
Essa divisão de funções é importante: a GPU executa cálculos matriciais e vetoriais, o processador EPYC cuida das tarefas de host e do plano de controle, e a malha de rede transporta dados dentro e para fora do rack. Por isso, o Helios é um sistema de computação co-projetado, não apenas uma coleção de placas aceleradoras iguais.
A AMD está alinhando o Helios à abordagem Open Rack Wide da Meta e aos padrões de rack do Open Compute Project (OCP). A empresa também usa UALink e redes baseadas em Ethernet, em vez de apresentar o rack como um sistema proprietário fechado. 47
49
A abordagem baseada em padrões reforça o argumento da AMD de que clientes devem poder montar sistemas grandes de IA com componentes interoperáveis. Na visão da empresa, a pilha inclui:
O ROCm, por si só, não elimina o trabalho de engenharia necessário para migrar software entre plataformas de GPU. Suporte a kernels, bibliotecas, compiladores, frameworks de modelos e ferramentas de produção ainda determinam a facilidade de transferência de uma carga. O ponto estratégico é que a AMD tenta oferecer a base completa de hardware e software necessária para implantar um cluster grande de IA, em vez de competir apenas por especificações de aceleradores.
A AMD afirmou que o Helios entrou em produção, com implantações começando no segundo semestre de 2026. 4
49 Essa declaração descreve o cronograma de produção e implantação informado pela empresa; não deve ser interpretada como prova de que a plataforma já esteja amplamente instalada ou de que toda configuração de rack anunciada esteja disponível em volume.
A Microsoft anunciou separadamente planos para implantar o Helios no Azure para inferência de modelos de fronteira, oferecendo um caminho de implantação em nuvem identificado para a plataforma. 54
56 Assim como ocorre com os números de desempenho da AMD, planos de implantação de clientes não equivalem a resultados de produção medidos de forma independente.
A participação da AMD na Hot Chips também incluiu os SoCs adaptativos Versal Premium Gen 2, que atendem a outra parte do mercado de computação. Esses dispositivos são voltados a aplicações intensivas em dados e sensíveis à latência, como IA física, redes, teste e medição, vídeo profissional, sistemas aeroespaciais e de defesa e outros ambientes críticos. 31
36
38
As versões Memory-on-Package integram até 32 GB de LPDDR5X diretamente ao pacote. A AMD especifica até 288 GB/s de largura de banda projetada e afirma que o design pode reduzir em até 60% a área da placa em comparação com soluções que usam memória externa. 36
41
Para a família Versal Premium Gen 2, as especificações oficiais da AMD listam interfaces PCIe Gen6 e CXL 3.1 implementadas em hardware, além de suporte a memórias LPDDR5X e DDR5. 37
40
42
Alguns relatos sobre a Hot Chips mencionam transceptores compatíveis com PCIe Gen7 e criptografia pós-quântica no contexto mais amplo das capacidades da plataforma. O material oficial de produto fornecido confirma PCIe Gen6, CXL 3.1 e recursos de segurança como PCIe Integrity and Data Encryption, mas não comprova PCIe Gen7 ou criptografia pós-quântica implementada em hardware como especificações confirmadas para todos os dispositivos Memory-on-Package. 37
39
40
Os números do MI455X — 432 GB de HBM4, 23,3 TB/s de largura de banda e 40,26 PFLOPS em MXFP4 — são importantes porque sustentam o projeto de sistema maior da AMD. O Helios coloca 72 desses aceleradores em um rack com 31 TB de HBM4, computação de baixa precisão em escala de exaflops, conexões de scale-up de alta largura de banda, CPUs EPYC para hospedar o sistema e rede Pensando.
A aposta competitiva da AMD é, portanto, arquitetural tanto quanto numérica: fazer GPU, memória, fabric, processador de host, placa de rede, rack e software funcionarem como uma única plataforma baseada em padrões abertos. A capacidade de transformar isso em desempenho competitivo em produção dependerá de cargas reais, maturidade do software, oferta e escala de implantação — e não apenas das especificações de pico.
Studio Global AI
Esta página inclui uma resposta baseada na fonte que você pode continuar em Studio Global.
O AMD Instinct MI455X usa oito chiplets de computação fabricados pela TSMC em N2, dies de fabric, cache e I/O em N3P, 12 pilhas de HBM4, 432 GB de memória e até 23,3 TB/s de largura de banda.
O AMD Instinct MI455X usa oito chiplets de computação fabricados pela TSMC em N2, dies de fabric, cache e I/O em N3P, 12 pilhas de HBM4, 432 GB de memória e até 23,3 TB/s de largura de banda. O rack Helios reúne 72 MI455X em 18 bandejas com quatro GPUs, alcançando os números máximos anunciados pela AMD de 2,9 exaflops em FP4, 31 TB de HBM4 e 1,7 PB/s de largura de banda agregada.
A aposta da AMD vai além da GPU: o sistema combina CPUs EPYC Venice, placas de rede Pensando Vulcano, UALink sobre Ethernet, padrões Open Rack Wide e o software ROCm em uma plataforma de IA de escala de rack.