Huawei Kirin 2026: LogicFolding alcança 238 MTr/mm² sem litografia EUV

No congresso IEEE ISCAS 2026, em Xangai, o principal executivo de chips da Huawei, He Tingbo, apresentou a Versão 2 da Lei de Escala Tau (τ) e divulgou dados de produção detalhados do futuro processador Kirin 2026 ^GN. O Kirin 2026 é o primeiro chip comercial a adotar a arquitetura LogicFolding, uma técnica de empilhamento 3D que promete ganhos expressivos de desempenho sem depender de transistores menores ou da litografia ultravioleta extrema (EUV) ^GH.

Dados de produção do artigo da Lei de Escala Tau

A Huawei informou que, nos últimos seis anos, projetou e produziu em massa 381 chips baseados na Lei de Escala Tau, atendendo smartphones, aceleradores de IA, eletrônica automotiva e infraestrutura ^GNN. Os principais números divulgados para o Kirin 2026 incluem:

• Densidade de transistores: 238 milhões de transistores por milímetro quadrado (MTr/mm²), um aumento de 53,5% a 55% em relação aos 155 MTr/mm² da geração anterior, no mesmo nodo de processo ^TCC.
• Ganho de eficiência energética: melhoria de 40% a 41% na eficiência dos núcleos de desempenho (P-cores) ^TPS.
• Frequência máxima de clock: aproximadamente 3,1 GHz para os núcleos de desempenho ^PSN.
• Meta do roadmap: até 2031, a Huawei espera que chips avançados baseados na Lei de Escala Tau atinjam densidade equivalente a um nodo de processo de 1,4 nm (14 Å) ^GCX.

Como o LogicFolding melhora a propagação de sinais com pitch de 1,5 µm

O LogicFolding é uma arquitetura de chip 3D que "dobra" os circuitos lógicos de uma única camada plana em duas ou mais camadas ativas empilhadas verticalmente ^CN. O mecanismo principal funciona por meio de duas inovações interligadas:

• Encurtamento das trilhas críticas: ao distribuir caminhos lógicos críticos entre camadas empilhadas, a distância física que os sinais precisam percorrer é drasticamente reduzida, diminuindo o atraso resistivo-capacitivo (RC), que é o componente dominante do tempo de propagação do sinal ^CNYE.
• Pitch de bonding híbrido ultrafino de 1,5 µm: o Kirin 2026 usa uma arquitetura 3D empilhada com pitch de 1,5 µm, viabilizada por bonding híbrido avançado de wafer a wafer ^YTX. Isso proporciona interconexões verticais 16 a 36 vezes mais densas em comparação com os TSVs (Through-Silicon Vias) típicos, permitindo uma divisão arquitetural refinada entre as pastilhas e otimizando ainda mais o roteamento ^YXC.

O efeito combinado comprime diretamente a constante de tempo τ (atraso de propagação do sinal) — o alvo central de otimização da Lei de Escala Tau — em vez de depender de geometrias de transistor menores ^GNE. He Tingbo afirmou que, enquanto as gerações anteriores levaram três anos para aumentar a densidade de 126 para 155 MTr/mm², o LogicFolding alcançou o salto para 238 MTr/mm² em uma única geração ^TY.

Densidade de transistores sem um nodo de processo menor

A Huawei atingiu 238 milhões de transistores por milímetro quadrado (MTr/mm²) no chip Kirin 2026 sem migrar para um nodo de fabricação menor ^TCC. A densidade é comparável ao processo de 3 nm da TSMC e ao nodo 18A da Intel, alcançada na infraestrutura de fabricação chinesa existente, que se acredita ser amplamente baseada nos processos DUV de classe 7 nm da SMIC ^BHU.

Métrica	Antes do LogicFolding	Com LogicFolding	Melhoria
Densidade de transistores	155 MTr/mm²	238 MTr/mm²	+53,5–55% TCC
Eficiência energética (P-core)	Linha de base	+40–41% TPS
Frequência máxima de clock	~2,7 GHz (est.)	~3,1 GHz PSN
Nodo de processo	Inalterado	Inalterado	N/A

Como essa estratégia ajuda a Huawei a driblar as sanções dos EUA para exportação de EUV

As sanções dos EUA impedem a Huawei de comprar as máquinas de litografia EUV (ultravioleta extrema) da ASML, necessárias para produzir os menores recursos de transistores abaixo de 7 nm. A estratégia da Huawei contorna essa restrição por meio de várias táticas interligadas:

• Mudança da métrica: a Lei de Escala Tau substitui a escala geométrica (Lei de Moore) pela escala de tempo, otimizando o atraso de propagação do sinal (τ) por meio de inovação arquitetural e 3D, em vez do encolhimento litográfico ^GNT.
• Ganhos de densidade independentes de litografia: o aumento de densidade do LogicFolding vem do empilhamento vertical e de interconexões mais curtas, não de uma fotolitografia mais fina. Isso permite que a Huawei extraia mais desempenho dos nodos de processo existentes e compatíveis com as sanções ^CCB.
• Bonding híbrido como substituto do EUV: o agressivo pitch de bonding híbrido de 1,5 µm da Huawei oferece interconexões verticais densas sem a necessidade de equipamentos EUV. A firma de análise SemiAnalysis observou que isso parece superar os concorrentes em tecnologia avançada de bonding híbrido ^YTX.
• Roadmap para 1,4 nm equivalente em 2031: ao refinar a integração 3D no estilo LogicFolding, a Huawei afirma que pode atingir uma densidade de transistores equivalente a um processo de 1,4 nm até 2031, sem nunca acessar ferramentas EUV ^GCBX.

O CEO da NVIDIA, Jensen Huang, comentou que a Lei de Escala Tau representa "um avanço", mas acrescentou que "não representa ameaça para a TSMC" ^N.

Caveat importante: nenhuma verificação independente

A Huawei não publicou dados de benchmark independentes nem divulgou qual fundição chinesa específica (amplamente presumida como sendo a SMIC) fabrica o Kirin 2026 ^CHY. Vários analistas e publicações, incluindo The Register e Tech Times, observaram que as alegações devem ser tratadas com cautela até que testes de terceiros confirmem o desempenho ^TCYY. Até que tal verificação apareça, os números relatados continuam sendo a própria caracterização da Huawei.