A colocação do bLLC no ringbus dentro de cada tile de computação também é um detalhe arquitetônico notável . As alegações de desempenho da Intel contra a linha X3D da AMD ainda não foram verificadas por benchmarks independentes
.
O SKU mais potente do Nova Lake-S deve apresentar um design de dois tiles de computação, totalizando 52 núcleos e 52 threads (o hyperthreading foi, segundo relatos, abandonado nesta geração) . Vários vazamentos concordam com esta configuração
:
Uma variante de 42 núcleos que foi rumoreada anteriormente foi atualizada para 44 núcleos em vazamentos mais recentes . A nova configuração é descrita como 16 P-cores, 24 E-cores e 4 LP-E cores
. Acredita-se que essa mudança libere um tile de computação totalmente habilitado que pode ser usado em outros SKUs
.
Abaixo do carro-chefe, são esperados SKUs com um único tile de computação. Uma configuração proeminente que aparece nos rumores é uma peça de 28 núcleos, frequentemente descrita como 8 P-cores + 16 E-cores + 4 LP-E cores . Essas peças devem carregar a marca Core Ultra 7 e vir com 144 MB de bLLC
. Outra configuração, provavelmente uma peça de 24 núcleos (4P+16E+4LPE), também foi mencionada
.
Os detalhes para os modelos de entrada Core Ultra 5 e Core Ultra 3 são menos concretos, mas vazamentos sugerem configurações como 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE e 4P+4E+4LPE . A maioria deve ser de peças com um único tile e sem bLLC
. O consumo de energia para esses SKUs de entrada é estimado em menos de 125W
.
Vazamentos indicam que o gerenciamento de energia e térmico é um grande foco de engenharia para o carro-chefe de 52 núcleos . Durante a Computex 2026, rumores da indústria sugeriram que o chip teria capacidade de overclock multi-core, exigindo uma margem térmica significativa
. Os TDPs específicos ainda não foram confirmados pela Intel
.
Espera-se que a família Nova Lake-S cubra desde a linha de entrada até o topo, segmentada por número de tiles de computação, tamanho do cache bLLC e contagem de núcleos :
Todos os vazamentos confiáveis apontam para um novo soquete LGA 1954 para o Nova Lake-S, substituindo o LGA 1851 usado pelo Arrow Lake-S . Isso significa que as placas-mãe atuais não serão compatíveis
.
A plataforma deve ser lançada com os chipsets da série 900 da Intel . Rumores do segmento entusiasta mencionam especificamente as placas Z990 e Z970, juntamente com um chipset B960 para o mercado mainstream
.
Espera-se que o Nova Lake-S tenha suporte nativo a memória DDR5-8000 . Isso representa um aumento de 25% em relação ao suporte nativo a DDR5-6400 do Arrow Lake-S
. Os módulos de memória podem utilizar os padrões CUDIMM e CQDIMM para atingir essas frequências mais altas
.
A janela de lançamento do Nova Lake-S tem sido um alvo móvel, mudando do final de 2026 para o início de 2027, de acordo com vários relatos :
Entendimento atual: O consenso mais consistente entre os vazamentos aponta para um evento de lançamento no primeiro trimestre de 2027, durante a CES 2027, com disponibilidade no varejo em seguida . A Intel não confirmou oficialmente nenhuma data
.