Intel Nova Lake-S: O que sabemos sobre os processadores de 52 núcleos, cache bLLC de 288 MB e lançamento em 2027

Os processadores Intel Nova Lake-S para desktop estão se desenhando como um dos maiores saltos arquitetônicos da empresa nos últimos anos. Vazamentos de fontes da indústria e entusiastas apontam para um aumento massivo no número de núcleos, uma nova tecnologia de cache (bLLC) para rivalizar com a 3D V-Cache da AMD e uma plataforma completamente nova que exigirá placas-mãe inéditas. Confira a seguir um resumo com verificação dos fatos sobre o que se sabe e o que ainda é especulação.

Tecnologia bLLC — A Resposta da Intel à 3D V-Cache da AMD ^LWT

bLLC significa Big Last-Level Cache (Grande Cache de Último Nível). Os vazamentos são consistentes ao descrevê-la como a resposta direta da Intel à tecnologia 3D V-Cache / X3D da AMD, com o objetivo de fornecer um grande aumento no cache L3 para jogos e cargas de trabalho que exigem muita largura de banda de memória ^LWT. O cache não terá um tamanho único para toda a linha; ele será segmentado por nível de SKU ^L:

• Core Ultra 9 (Topo de linha): Até 288 MB de bLLC, usando um design de dois tiles (2 × 144 MB) ^LWH.
• Core Ultra 7: Até 144 MB de bLLC, provavelmente em um único tile de computação ^LIT.
• Os detalhes do bLLC para os modelos Core Ultra 5 e Core Ultra 3 de entrada são menos claros, embora alguns relatos sugiram que o bLLC pode aparecer até mesmo em SKUs com multiplicador travado (não-K) ^WI.

A colocação do bLLC no ringbus dentro de cada tile de computação também é um detalhe arquitetônico notável ^H. As alegações de desempenho da Intel contra a linha X3D da AMD ainda não foram verificadas por benchmarks independentes ^TT.

Configurações de Núcleos e Variantes de Consumo

Topo de Linha — Design de 52 Núcleos com Dois Tiles

O SKU mais potente do Nova Lake-S deve apresentar um design de dois tiles de computação, totalizando 52 núcleos e 52 threads (o hyperthreading foi, segundo relatos, abandonado nesta geração) ^WYI. Vários vazamentos concordam com esta configuração ^WYI:

• 16x núcleos de desempenho "Coyote Cove" (P-cores) ^WH
• 32x núcleos de eficiência "Arctic Wolf" (E-cores) ^WH
• 4x núcleos de eficiência de baixo consumo (LP-E) ^WP
• Total: 52 núcleos, 52 threads ^WPT

Uma variante de 42 núcleos que foi rumoreada anteriormente foi atualizada para 44 núcleos em vazamentos mais recentes ^WIT. A nova configuração é descrita como 16 P-cores, 24 E-cores e 4 LP-E cores ^WI. Acredita-se que essa mudança libere um tile de computação totalmente habilitado que pode ser usado em outros SKUs ^T.

Gama Média — Designs com um Único Tile

Abaixo do carro-chefe, são esperados SKUs com um único tile de computação. Uma configuração proeminente que aparece nos rumores é uma peça de 28 núcleos, frequentemente descrita como 8 P-cores + 16 E-cores + 4 LP-E cores ^WTT. Essas peças devem carregar a marca Core Ultra 7 e vir com 144 MB de bLLC ^LF. Outra configuração, provavelmente uma peça de 24 núcleos (4P+16E+4LPE), também foi mencionada ^IT.

Linha de Entrada

Os detalhes para os modelos de entrada Core Ultra 5 e Core Ultra 3 são menos concretos, mas vazamentos sugerem configurações como 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE e 4P+4E+4LPE ^WPI. A maioria deve ser de peças com um único tile e sem bLLC ^L. O consumo de energia para esses SKUs de entrada é estimado em menos de 125W ^LP.

Consumo e Margem Térmica

Vazamentos indicam que o gerenciamento de energia e térmico é um grande foco de engenharia para o carro-chefe de 52 núcleos ^IL. Durante a Computex 2026, rumores da indústria sugeriram que o chip teria capacidade de overclock multi-core, exigindo uma margem térmica significativa ^I. Os TDPs específicos ainda não foram confirmados pela Intel ^I.

Linha Geral de Desktop Nova Lake-S

Espera-se que a família Nova Lake-S cubra desde a linha de entrada até o topo, segmentada por número de tiles de computação, tamanho do cache bLLC e contagem de núcleos ^WLF:

Segmento	Configuração de Núcleos (Vazada)	Cache bLLC	Observações
Core Ultra 9	16P + 32E + 4LPE (52 núcleos)	288 MB	Dois tiles, topo de linha LWH
Core Ultra 7	8P + 16E + 4LPE (28 núcleos)	144 MB	Um tile, alto desempenho LFT
Core Ultra 5	8P + 12E/16E + 4LPE (24-28 núcleos)	Indefinido / Nenhum	Gama média, provavelmente SKUs sem bLLC WI
Core Ultra 3	4P + 4E/8E + 4LPE (12-16 núcleos)	Nenhum	Entrada, baixo consumo WP

A fabricação do silício de computação para o modelo topo de linha será no processo N2P da TSMC ^WIH.

Plataforma: Soquete, Chipset e Memória

Soquete LGA 1954

Todos os vazamentos confiáveis apontam para um novo soquete LGA 1954 para o Nova Lake-S, substituindo o LGA 1851 usado pelo Arrow Lake-S ^IFE. Isso significa que as placas-mãe atuais não serão compatíveis ^IT.

Chipsets da Série 900

A plataforma deve ser lançada com os chipsets da série 900 da Intel ^IIL. Rumores do segmento entusiasta mencionam especificamente as placas Z990 e Z970, juntamente com um chipset B960 para o mercado mainstream ^WILF.

Suporte a Memória — DDR5-8000

Espera-se que o Nova Lake-S tenha suporte nativo a memória DDR5-8000 ^IFT. Isso representa um aumento de 25% em relação ao suporte nativo a DDR5-6400 do Arrow Lake-S ^T. Os módulos de memória podem utilizar os padrões CUDIMM e CQDIMM para atingir essas frequências mais altas ^F.

Cronograma de Lançamento: Mudança para a CES 2027

A janela de lançamento do Nova Lake-S tem sido um alvo móvel, mudando do final de 2026 para o início de 2027, de acordo com vários relatos ^TIT:

• Primeiros Vazamentos (2025): Miravam uma janela de lançamento no final de 2026 ou simplesmente em 2026 ^TLW.
• Vazamento de Fevereiro de 2026: Um atraso para a CES 2027 foi relatado por um vazador proeminente ^T.
• Rumores da Computex 2026 (Junho de 2026): Fontes da indústria sugeriram um lançamento no primeiro trimestre de 2027 (Q1 2027), com o anúncio oficial durante a CES 2027 e a disponibilidade no varejo algumas semanas depois ^I. Alguns relatos sugerem que o carro-chefe de 52 núcleos pode chegar de 2 a 3 meses após o lançamento inicial dos modelos de 28 núcleos, possivelmente por volta da Computex 2027 ^W.

Entendimento atual: O consenso mais consistente entre os vazamentos aponta para um evento de lançamento no primeiro trimestre de 2027, durante a CES 2027, com disponibilidade no varejo em seguida ^I. A Intel não confirmou oficialmente nenhuma data ^I.

Avisos Importantes

• Nada foi oficialmente confirmado pela Intel. Os primeiros detalhes concretos sobre soquete, placa-mãe e chipset ainda estão no nível de vazamento ^I.
• Os cronogramas de lançamento já mudaram várias vezes e podem continuar mudando ^IT.
• O desempenho do bLLC versus a 3D V-Cache da AMD é totalmente não comprovado até que benchmarks independentes estejam disponíveis ^TT.
• Alguns vazamentos discordam sobre contagens de núcleos e nomes de SKU específicos, portanto, trate os detalhes exatos da linha como especulativos ^WW.