A GPU Rubin padrão original usa 2 dies de computação mais 8 módulos HBM4 . O Rubin Ultra era essencialmente dois chips Rubin fundidos em um pacote — 4 dies mais 16 HBM4E . A versão reduzida reverte para a mesma configuração de 2 dies + 8 HBM do Rubin básico .

Ressalva importante: A Nvidia não emitiu uma declaração formal confirmando o cancelamento, e alguns participantes do mercado em 30 de junho argumentaram que a SemiAnalysis pode ter estado a reexibir rumores da cadeia de suprimentos de abril de 2026, em vez de relatar novas informações . Veículos de mídia taiwaneses como Ctee e Commercial Times já haviam reportado a revisão do design no início de abril de 2026 .

Por que a TSMC não conseguiu construir o design original

A causa raiz do cancelamento foi a complexidade do empacotamento avançado na TSMC:

• O pacote original de 4 dies foi descrito como 7,5–8 vezes o limite de retículo da litografia padrão, criando sérios desafios de rendimento e fabricação .
• O processo de empacotamento CoWoS-L da TSMC não conseguia lidar economicamente com uma interconexão multi-die monolítica tão massiva .
• Em uma configuração de 4 chips (2+2), o substrato do pacote sofria de empenamento — curvando-se em múltiplas direções, impedindo que os chiplets de computação fizessem contato total com o substrato, causando falhas na transmissão de sinal .
• A SemiAnalysis citou "preocupações com a execução da fabricação" — fundamentalmente, o design era ambicioso demais para as capacidades existentes do nó de 3nm e do empacotamento CoWoS-L .

Estimativas da indústria (de uma postagem no LinkedIn de um analista do setor) sugerem que a abordagem de 4 dies sofria de rendimentos de aproximadamente 60% no nível do pacote; a mudança para 2 dies deve aumentar os rendimentos para aproximadamente 85% e reduzir os custos por placa em cerca de 30% .

A TSMC está explorando uma nova abordagem de empacotamento chamada CoPoS (Chip-on-Panel-on-Substrate) que substitui o interposer de silício de ~300mm por painéis quadrados/retangulares maiores. As especificações iniciais pedem painéis de cerca de 310×310mm, com escalabilidade futura para 515×510mm ou até 750×620mm . No entanto, não se espera que o CoPoS atinja a produção em massa até o final de 2028 ou início de 2029 — tarde demais para a janela de lançamento do Rubin Ultra em 2027 .

Como a versão reduzida de dois chips se compara

As diferenças de desempenho e memória entre os designs original e revisado estão detalhadas na tabela abaixo:

Algumas fontes da indústria taiwanesa (TrendForce / Commercial Times) relataram já em abril de 2026 que o planejamento da cadeia de suprimentos sempre foi para um design de 2 dies, sugerindo que o plano de 4 dies pode ter sido um anúncio prévio aspiracional que nunca atingiu a viabilidade de produção . A Nvidia estaria planejando alcançar a taxa de transferência original de 4 dies no nível da placa/sistema em vez do nível do pacote — usando uma configuração 2+2 onde dois pacotes separados de 2 dies são montados juntos na mesma placa de servidor .

Pressões competitivas: hyperscalers, ASICs e o fosso da CUDA

A SemiAnalysis destacou três camadas de erosão competitiva no mesmo relatório de 30 de junho :

• Chips internos dos hyperscalers: Os programas de ASIC do Google TPU, Amazon Trainium e Microsoft Maia estão ganhando participação de implantação em suas próprias nuvens, deslocando diretamente as GPUs da Nvidia para as maiores cargas de trabalho internas de IA .
• Crescimento de ASIC personalizado supera GPUs de mercado: Dados da TrendForce citados pela SemiAnalysis mostram que os embarques de ASICs de IA personalizados cresceram 44,6% em 2026 contra 16,1% para GPUs de mercado — o primeiro ano em que o crescimento de ASICs superou o crescimento de GPUs . Os ASICs detêm uma vantagem de 40–65% no custo total de propriedade (TCO) em implantações de inferência de vários anos .
• O fosso da CUDA está erodindo: A SemiAnalysis afirmou que a barreira do ecossistema CUDA da Nvidia enfrenta erosão lenta, mas constante, à medida que os hyperscalers otimizam suas próprias pilhas de software e frameworks independentes de hardware (por exemplo, Triton, ONNX Runtime, OpenXLA) reduzem os custos de migração para longe da CUDA .
• Empresas independentes de chips de IA como Groq, Cerebras e Etched também estão competindo no mercado de inferência de data center, oferecendo ASICs especializados que desafiam a economia de inferência da Nvidia .

Implicações mais amplas para o negócio de data center da Nvidia

A história do cancelamento é apenas metade do que a SemiAnalysis publicou em 30 de junho. A empresa também projetou que a receita de computação de data center da Nvidia no segundo semestre de 2026 poderia ser 20% acima do consenso de Wall Street — principalmente porque o gargalo de fornecimento de HBM4 foi resolvido . Isso cria o que a empresa chamou de dinâmica de "gelo e fogo": forte receita de curto prazo ao lado de um roteiro de produto principal enfraquecido.

Principais implicações:

• Reinicialização da estratégia de empacotamento: O cancelamento do Rubin Ultra sinaliza que o escalonamento multi-die monolítico além de 2 chiplets do tamanho de um retículo em um único pacote CoWoS permanece inatingível com a tecnologia atual da TSMC . Isso reforça a necessidade da Nvidia de buscar a desagregação no nível da placa para as gerações futuras.
• Janela competitiva para AMD e hyperscalers: Com o Rubin Ultra de ponta entregando aproximadamente metade do desempenho originalmente prometido, a série AMD Instinct MI500 e os ASICs dos hyperscalers ganham uma posição competitiva mais forte no segmento高端 .
• Risco estrutural de participação de mercado: A visão da SemiAnalysis é que a participação de mercado da Nvidia está sendo corroída pelo Trainium, TPU e outros, e o redesenho do Rubin Ultra acelera esse risco ao adiar o próximo grande salto arquitetônico da Nvidia .

Conclusão

O relatório da SemiAnalysis de 30 de junho de 2026 pintou um quadro complexo: a Nvidia enfrenta restrições reais de fabricação que forçaram um redesenho de produto emblemático, mas a empresa também tem um forte impulso de receita de curto prazo. As ameaças competitivas do silício personalizado dos hyperscalers e do software agnóstico de framework são reais e mensuráveis, mas a posição dominante de mercado da Nvidia significa que esses riscos se desenrolam ao longo de anos, não de trimestres. Se o cancelamento do Rubin Ultra é um passo em falso pontual de empacotamento ou o início de uma mudança competitiva estrutural dependerá se o empacotamento de próxima geração CoPoS da TSMC pode entregar o escalonamento multi-die que o CoWoS-L não conseguiu.

A GPU Rubin padrão original usa 2 dies de computação mais 8 módulos HBM4 . O Rubin Ultra era essencialmente dois chips Rubin fundidos em um pacote — 4 dies mais 16 HBM4E . A versão reduzida reverte para a mesma configuração de 2 dies + 8 HBM do Rubin básico .

Ressalva importante: A Nvidia não emitiu uma declaração formal confirmando o cancelamento, e alguns participantes do mercado em 30 de junho argumentaram que a SemiAnalysis pode ter estado a reexibir rumores da cadeia de suprimentos de abril de 2026, em vez de relatar novas informações . Veículos de mídia taiwaneses como Ctee e Commercial Times já haviam reportado a revisão do design no início de abril de 2026 .

Por que a TSMC não conseguiu construir o design original

A causa raiz do cancelamento foi a complexidade do empacotamento avançado na TSMC:

• O pacote original de 4 dies foi descrito como 7,5–8 vezes o limite de retículo da litografia padrão, criando sérios desafios de rendimento e fabricação .
• O processo de empacotamento CoWoS-L da TSMC não conseguia lidar economicamente com uma interconexão multi-die monolítica tão massiva .
• Em uma configuração de 4 chips (2+2), o substrato do pacote sofria de empenamento — curvando-se em múltiplas direções, impedindo que os chiplets de computação fizessem contato total com o substrato, causando falhas na transmissão de sinal .
• A SemiAnalysis citou "preocupações com a execução da fabricação" — fundamentalmente, o design era ambicioso demais para as capacidades existentes do nó de 3nm e do empacotamento CoWoS-L .

Estimativas da indústria (de uma postagem no LinkedIn de um analista do setor) sugerem que a abordagem de 4 dies sofria de rendimentos de aproximadamente 60% no nível do pacote; a mudança para 2 dies deve aumentar os rendimentos para aproximadamente 85% e reduzir os custos por placa em cerca de 30% .

A TSMC está explorando uma nova abordagem de empacotamento chamada CoPoS (Chip-on-Panel-on-Substrate) que substitui o interposer de silício de ~300mm por painéis quadrados/retangulares maiores. As especificações iniciais pedem painéis de cerca de 310×310mm, com escalabilidade futura para 515×510mm ou até 750×620mm . No entanto, não se espera que o CoPoS atinja a produção em massa até o final de 2028 ou início de 2029 — tarde demais para a janela de lançamento do Rubin Ultra em 2027 .

Como a versão reduzida de dois chips se compara

As diferenças de desempenho e memória entre os designs original e revisado estão detalhadas na tabela abaixo:

Algumas fontes da indústria taiwanesa (TrendForce / Commercial Times) relataram já em abril de 2026 que o planejamento da cadeia de suprimentos sempre foi para um design de 2 dies, sugerindo que o plano de 4 dies pode ter sido um anúncio prévio aspiracional que nunca atingiu a viabilidade de produção . A Nvidia estaria planejando alcançar a taxa de transferência original de 4 dies no nível da placa/sistema em vez do nível do pacote — usando uma configuração 2+2 onde dois pacotes separados de 2 dies são montados juntos na mesma placa de servidor .

Pressões competitivas: hyperscalers, ASICs e o fosso da CUDA

A SemiAnalysis destacou três camadas de erosão competitiva no mesmo relatório de 30 de junho :

• Chips internos dos hyperscalers: Os programas de ASIC do Google TPU, Amazon Trainium e Microsoft Maia estão ganhando participação de implantação em suas próprias nuvens, deslocando diretamente as GPUs da Nvidia para as maiores cargas de trabalho internas de IA .
• Crescimento de ASIC personalizado supera GPUs de mercado: Dados da TrendForce citados pela SemiAnalysis mostram que os embarques de ASICs de IA personalizados cresceram 44,6% em 2026 contra 16,1% para GPUs de mercado — o primeiro ano em que o crescimento de ASICs superou o crescimento de GPUs . Os ASICs detêm uma vantagem de 40–65% no custo total de propriedade (TCO) em implantações de inferência de vários anos .
• O fosso da CUDA está erodindo: A SemiAnalysis afirmou que a barreira do ecossistema CUDA da Nvidia enfrenta erosão lenta, mas constante, à medida que os hyperscalers otimizam suas próprias pilhas de software e frameworks independentes de hardware (por exemplo, Triton, ONNX Runtime, OpenXLA) reduzem os custos de migração para longe da CUDA .
• Empresas independentes de chips de IA como Groq, Cerebras e Etched também estão competindo no mercado de inferência de data center, oferecendo ASICs especializados que desafiam a economia de inferência da Nvidia .

Implicações mais amplas para o negócio de data center da Nvidia

A história do cancelamento é apenas metade do que a SemiAnalysis publicou em 30 de junho. A empresa também projetou que a receita de computação de data center da Nvidia no segundo semestre de 2026 poderia ser 20% acima do consenso de Wall Street — principalmente porque o gargalo de fornecimento de HBM4 foi resolvido . Isso cria o que a empresa chamou de dinâmica de "gelo e fogo": forte receita de curto prazo ao lado de um roteiro de produto principal enfraquecido.

Principais implicações:

• Reinicialização da estratégia de empacotamento: O cancelamento do Rubin Ultra sinaliza que o escalonamento multi-die monolítico além de 2 chiplets do tamanho de um retículo em um único pacote CoWoS permanece inatingível com a tecnologia atual da TSMC . Isso reforça a necessidade da Nvidia de buscar a desagregação no nível da placa para as gerações futuras.
• Janela competitiva para AMD e hyperscalers: Com o Rubin Ultra de ponta entregando aproximadamente metade do desempenho originalmente prometido, a série AMD Instinct MI500 e os ASICs dos hyperscalers ganham uma posição competitiva mais forte no segmento高端 .
• Risco estrutural de participação de mercado: A visão da SemiAnalysis é que a participação de mercado da Nvidia está sendo corroída pelo Trainium, TPU e outros, e o redesenho do Rubin Ultra acelera esse risco ao adiar o próximo grande salto arquitetônico da Nvidia .

Conclusão

O relatório da SemiAnalysis de 30 de junho de 2026 pintou um quadro complexo: a Nvidia enfrenta restrições reais de fabricação que forçaram um redesenho de produto emblemático, mas a empresa também tem um forte impulso de receita de curto prazo. As ameaças competitivas do silício personalizado dos hyperscalers e do software agnóstico de framework são reais e mensuráveis, mas a posição dominante de mercado da Nvidia significa que esses riscos se desenrolam ao longo de anos, não de trimestres. Se o cancelamento do Rubin Ultra é um passo em falso pontual de empacotamento ou o início de uma mudança competitiva estrutural dependerá se o empacotamento de próxima geração CoPoS da TSMC pode entregar o escalonamento multi-die que o CoWoS-L não conseguiu.