Google aposta US$ 3 milhões no EMIB-T da Intel: promessa técnica, desafio de rendimento e a contradição do Diamond Rapids

A decisão da Google de usar o empacotamento avançado Intel EMIB-T, em vez do consagrado CoWoS da TSMC, em seu próximo TPU (codinome Humufish, anteriormente TPUv8e) é um dos movimentos mais impactantes na cadeia de suprimentos de chips de IA atualmente. Ele sinaliza tanto um voto de confiança na tecnologia de empacotamento da Intel quanto uma aposta de altíssimo risco que pode remodelar o mercado de empacotamento de semicondutores – se a Intel conseguir superar uma escalada íngreme de rendimento e uma ironia incômoda envolvendo seu próprio processador carro-chefe.

Por que a Google migrou: O gargalo de capacidade do CoWoS

O principal motivo para a mudança da Google é simples: não há capacidade suficiente de CoWoS para todos. A demanda explosiva por IA tensionou fortemente a produção de CoWoS da TSMC, e o EMIB da Intel é atualmente a única alternativa viável em escala para aceleradores de IA . O EMIB-T é descrito como oferecendo "maior versatilidade e designs mais escaláveis e de menor custo em comparação com as abordagens 2.5D do CoWoS" .

Para o Humufish especificamente, o die de computação da Google será fabricado internamente, enquanto a MediaTek cuida do design de back-end. O chip é esperado para o segundo semestre de 2027 . A Aletheia Capital estima a área do die do Humufish em 9–10x o tamanho do retículo, com um substrato de aproximadamente 13.700 mm² (16x retículo), tornando-o grande e caro demais para o CoWoS – o EMIB-T é o empacotamento padrão, com o CoPoS como plano de backup .

Resumindo, a Google precisava de uma solução de empacotamento que pudesse escalar para megapacotes com os quais o CoWoS teria dificuldades econômicas. O EMIB-T é a resposta.

Vantagens técnicas: Como o EMIB-T difere do CoWoS

A diferença arquitetural entre o EMIB-T e o CoWoS é fundamental. O CoWoS monta cada die em um grande interposer de silício que abrange todo o pacote – uma placa cara que desperdiça silício nas bordas à medida que o pacote cresce . O EMIB, por outro lado, insere pequenas pontes de silício no substrato orgânico apenas onde os dies se conectam, deixando o resto do substrato como material orgânico barato .

Atributo	Intel EMIB-T	TSMC CoWoS
Abordagem do interposer	Pequenas pontes de silício embutidas no substrato orgânico apenas onde os dies se conectam	Grande interposer de silício em todo o pacote
Escala do retículo	Suporta além de 9,7x retículo; almejando 12× até 2028	CoWoS-S ~3,3x; CoWoS-L se estende a 5,5x e depois ~9,5x em 2027
Conectividade vertical	EMIB-T adiciona TSVs (Through-Silicon Vias) através das pontes para entrega vertical de energia/sinal	Estruturas separadas de entrega de energia no interposer
Custo em dies muito grandes	Pontes localizadas reduzem drasticamente a área de silício, diminuindo o custo por pacote	O interposer completo se torna cada vez mais caro e desafiador em rendimento conforme o tamanho do retículo cresce
Entrega de energia	TSVs nas pontes permitem entrega vertical de energia com baixo ruído, reduzindo a resistência em mais de 30%	Madura, mas usa estruturas separadas de entrega de energia

A diferença é frequentemente descrita como uma rede de rodovias por toda a cidade (CoWoS) versus uma ponte sobre um rio (EMIB) . Para o die de ~10x retículo do Humufish, essa vantagem de custo e escala é decisiva.

O abismo de rendimento de 90%: Um problema mais difícil do que parece

A Google fez um pedido para a Intel construir mais de 3 milhões de TPUs em 2028, confirmado pelo The Information citando quatro fontes . A análise da indústria sugere que se trata principalmente de um negócio de empacotamento avançado, já que os próprios nós de processo da Intel não são competitivos com os da TSMC para lógica de ponta .

Mas a meta de volume esbarra em uma realidade de fabricação: o EMIB-T da Intel alcançou aproximadamente 90% de rendimento de validação tecnológica para o projeto Humufish . O analista Ming-Chi Kuo diz que isso é um sinal positivo dado o histórico de produção do EMIB da Intel, mas o benchmark é o rendimento de montagem FCBGA, que a indústria opera em 98%+ . Kuo adverte explicitamente que subir de 90% para 98% pode ser "mais difícil do que ir de 0% a 90%" .

A TSMC, para referência, tem como alvo 98% de rendimento de produção para seu CoWoS de 5,5 retículos em 2026 – uma linha de base significativamente mais alta . Essa diferença de rendimento significa que a Intel precisa resolver um problema de rampagem de fabricação extremamente difícil para tornar o volume de 3 milhões de unidades economicamente viável. Cada ponto percentual de perda de rendimento em um acelerador de IA de alto valor, que custa centenas ou milhares de dólares, se traduz diretamente em dezenas de milhões em receita perdida.

A Intel está expandindo seu complexo de empacotamento avançado Project Pelican na Malásia, que deve se tornar operacional em 2026 . Mesmo assim, atingir uma produção de vários milhões de unidades com alto rendimento para um único cliente em uma nova variante de tecnologia (EMIB-T) seria algo sem precedentes para o negócio de empacotamento da fundição da Intel.

A contradição irônica: Intel abandona EMIB em seu próprio CPU carro-chefe

Talvez o elemento mais estranho da aposta da Google no EMIB-T seja este: o próximo processador Xeon Diamond Rapids da Intel não usará EMIB. De acordo com o SemiAnalysis (via LinkedIn), "Intel Abandona EMIB para UCIe no Diamond Rapids… O Diamond Rapids provavelmente usará UCIe sobre substrato para uma interconexão die-to-die de longo alcance" . A Intel mostrou um link die-to-die baseado em UCIe no ISSCC .

Isso cria uma ironia aguda: a Intel está vendendo o EMIB-T para a Google como seu principal cliente externo de empacotamento, enquanto o abandona internamente para seu próprio CPU servidor carro-chefe. A justificativa é que, para chiplets de CPU mais monolíticos, o UCIe sobre substrato padrão oferece largura de banda suficiente com menor custo e complexidade – mas a situação é constrangedora.

A Intel está efetivamente pedindo ao mercado que confie no EMIB para o volume de 3 milhões de TPUs da Google, enquanto sua própria equipe de produto principal escolheu um padrão de interconexão diferente. Como o SemiAnalysis colocou, "a 'melhor' tecnologia de empacotamento da Intel – para todos, menos para a Intel" .

Nota: Os detalhes do design do Diamond Rapids são extraídos de relatórios de analistas da indústria e posts no LinkedIn do SemiAnalysis, que são credíveis, mas não são confirmações oficiais da Intel .

Conclusão

A aposta da Google no EMIB-T é um voto de confiança no empacotamento da Intel em um momento em que a capacidade do CoWoS está estrangulada, e para tamanhos de die muito grandes (~10x retículo) o EMIB-T oferece vantagens reais de custo e escala. Mas a Intel enfrenta uma escalada íngreme de rendimento (90% → 98%+) e uma rampagem de volume de vários milhões de unidades com uma tecnologia que nunca operou nessa escala. A contradição de que o Diamond Rapids abandona o EMIB ressalta como a Intel promove a tecnologia para clientes externos enquanto migra seu próprio produto de maior volume para um padrão diferente.