Google Triggerfish: A Nova Versão do Chip TPU v9 com MediaTek e Foco em Agentes de IA

Principais Atualizações Técnicas

O Triggerfish faz três principais mudanças arquitetônicas em comparação com o atual TPU v9 Humufish:

• SRAM no chip: Aumentada em 2–3x. Isso permite que mais do conjunto de trabalho ativo de um agente de IA ou modelo RL permaneça localmente no chip, reduzindo a necessidade de buscar dados da memória externa mais lenta. O resultado é um menor custo de movimentação de dados e maior eficiência durante a decodificação de latência ultrabaixa .
• DRAM externa ao chip: Atualizada de HBM4 para a próxima geração HBM4E. Isso fornece maior largura de banda de memória para inferência em escala .
• Novo die de simulação: Um die de simulação/analógico dedicado é adicionado especificamente para cargas de trabalho de RL e agentes. As possíveis funções incluem gerenciamento local de TPU, alternância de modo treinamento/inferência e aprendizado por reforço com colaboração de agentes de IA .

Essas mudanças visam diretamente os gargalos de "CPU wall" e "memory wall" comuns em ASICs de IA .

Foco em Agentes de IA e Aprendizado por Reforço

O Triggerfish é explicitamente projetado para a próxima onda de cargas de trabalho de IA: agentes de IA e aprendizado por reforço .

• SRAM maior significa que mais do estado ativo de um agente — a memória de trabalho necessária para raciocínio de várias etapas — pode permanecer no chip, reduzindo drasticamente a latência.
• O novo die de simulação é um acelerador de hardware otimizado para os loops de aprendizado de tentativa e erro que definem RL e sistemas baseados em agentes.
• A memória HBM4E garante que, quando os dados precisam sair do chip, eles possam se mover na largura de banda mais alta possível.

Esse foco está alinhado com a estratégia de IA mais ampla da Google. Conforme observado na própria documentação do Google Cloud, "A mudança para IA Agentica requer infraestrutura capaz de raciocínio de várias etapas e aprendizado por reforço contínuo." Os TPUs são projetados para "quebrar a 'memory wall' de inferência ao hospedar caches KV massivos inteiramente em silício, utilizando SRAM expandida no chip" .

Cronograma de Produção e Volumes

De acordo com a pesquisa de Kuo na cadeia de suprimentos:

Esses volumes são relativamente modestos em comparação com o TPU v9 base, refletindo a posição do Triggerfish como uma atualização direcionada para cargas de trabalho de inferência específicas e de alto valor, em vez de um substituto para o mercado de massa.

Como o Triggerfish se Encaixa na Estratégia da Google vs. NVIDIA

O Triggerfish faz parte da estratégia de longo prazo da Google de desenvolver silício personalizado interno (TPUs) para reduzir a dependência de GPUs NVIDIA para cargas de trabalho de IA .

Ao atualizar o TPU v9 em vez de esperar por um v10 completo, a Google pode iterar mais rapidamente em melhorias específicas de inferência para cargas de trabalho emergentes, como agentes de IA e RL — áreas onde as GPUs de propósito geral da NVIDIA podem ser superdimensionadas para inferência pura .

O chip é projetado para "maximização de computação efetiva" — manter dados ativos no chip para reduzir custo e latência, competindo diretamente no custo total de inferência contra o hardware da série H100/B200 da NVIDIA .

Principais Riscos

Todos os detalhes são provenientes de uma única pesquisa de analista (Ming-Chi Kuo, TF International Securities, 22 de junho de 2026). A Google não confirmou o codinome Triggerfish, especificações ou cronograma. Preços, volumes e exclusividade de parceiros permanecem não verificados pelas empresas envolvidas. Até que a Google faça um anúncio oficial, esta informação deve ser tratada como um relatório da indústria crível, mas não confirmado.