Em 28 de maio de 2026, Jensen Huang classificou o Tau Scaling como um avanço importante para a Huawei, mas afirmou que a tecnologia não representa uma ameaça à TSMC. A proposta troca o foco exclusivo na redução dos transistores pela diminuição do tempo de propagação dos sinais, usando estruturas 3D, chiplets e inter...
Resposta de pesquisa

Create a landscape editorial hero image for this Studio Global article: What did NVIDIA CEO Jensen Huang say during his May 28, 2026 visit to Taiwan about Huawei’s newly proposed Tau (τ) Scaling Law—particularly. Article summary: Huang’s reported message was essentially: Huawei’s Tau approach is “a breakthrough for Huawei,” but it is “not a threat to TSMC,” because it is an alternative use of 3D integration rather than a new replacement for leadi. Topic tags: general, general web, news, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
A mensagem de Jensen Huang em Taiwan foi cautelosa, não simplesmente desdenhosa: a Lei de Escalonamento Tau (τ) é um avanço relevante para a Huawei, mas não ameaça a TSMC neste momento. O argumento do CEO da Nvidia é que a Huawei está aplicando uma estratégia promissora de integração 3D a um problema que a TSMC e outras fabricantes de chips vêm estudando há anos. 6713
A distinção é importante porque o anúncio da Huawei chegou a ser interpretado como sinal de que a empresa teria alcançado fabricação em 2 nm, 1 nm ou 1,4 nm. As evidências disponíveis sustentam uma conclusão mais limitada: a Huawei propôs uma maneira de aumentar a densidade efetiva e acelerar os sinais sem depender exclusivamente de novos encolhimentos litográficos. Ainda assim, a arquitetura precisa comprovar desempenho, rendimento de fabricação, comportamento térmico e viabilidade econômica em escala. 1317
A evolução tradicional dos semicondutores se concentra, em grande parte, em fabricar transistores cada vez menores. A Lei de Escalonamento Tau propõe priorizar a velocidade com que os sinais percorrem dispositivos, circuitos, chips e sistemas. A letra grega τ representa o tempo associado a esse atraso de propagação. 25
A técnica arquitetural apresentada pela Huawei junto com a lei se chama LogicFolding. Ela reorganiza circuitos que normalmente seriam distribuídos em um arranjo plano e bidimensional em estruturas verticais mais compactas e interligadas. A meta declarada é aproximar funções lógicas, analógicas e de memória, encurtando os caminhos críticos dos sinais e aumentando a densidade efetiva sem exigir, necessariamente, um novo processo de fabricação de transistores. 127
Relatos sobre os comentários de Huang descrevem o uso de empilhamento de chiplets e hybrid bonding — uma técnica de ligação entre camadas — para elevar a quantidade de transistores em um chip. Em teoria, essa abordagem poderia duplicar, triplicar ou até quadruplicar essa contagem sem reduzir a largura das linhas do processo de fabricação. Essas são capacidades relatadas da proposta, e não resultados verificados de forma independente em um produto comercial. 612
Para a Huawei, o interesse é tanto estratégico quanto técnico. Uma arquitetura capaz de extrair mais desempenho ou densidade dos processos de fabricação disponíveis pode abrir uma rota alternativa enquanto o acesso a algumas ferramentas avançadas de produção continua restrito. A empresa afirmou que seus chips de alto desempenho poderiam alcançar, até 2031, uma densidade de transistores equivalente à de um processo de 1,4 nm. 417
Se esse objetivo for atingido, o resultado será relevante. Ele mostraria que arquitetura de sistemas, interconexões e encapsulamento avançado podem complementar a evolução dos transistores quando o encolhimento físico se torna mais difícil ou menos acessível.
Mas “equivalente a 1,4 nm” não significa fabricar transistores em um processo genuíno de 1,4 nm. A meta da Huawei se refere à equivalência de densidade de transistores. As informações disponíveis indicam que a empresa não apresentou dados independentes capazes de demonstrar que seus futuros chips terão o mesmo desempenho geral, eficiência energética, rendimento, confiabilidade e consistência de produção de um processo avançado de classe 1,4 nm. 1317
A comparação feita por Huang está essencialmente relacionada à maturidade e à capacidade de execução. A TSMC já passou anos desenvolvendo empilhamento de dies, integração 3D e encapsulamento avançado como complementos à redução convencional dos transistores. Segundo os relatos sobre as declarações de Huang, a TSMC e Taiwan já dominavam tecnologias relacionadas havia cerca de uma década. 71213
A própria TSMC fez uma distinção semelhante ao descrever a proposta da Huawei como “escalonamento 3D, não revolucionário”. A empresa também destacou que o encapsulamento avançado, o empilhamento de chips e outras formas de integração ganham importância ao lado da evolução contínua da densidade dos transistores.
Isso não torna o trabalho da Huawei irrelevante. Significa que a LogicFolding não substitui automaticamente a tecnologia de processo nem o ecossistema de fabricação da TSMC. A TSMC pode combinar transistores menores com encapsulamento avançado, enquanto a Huawei apresenta a integração vertical como uma alternativa mais central ao encolhimento geométrico contínuo.
Por isso, a disputa não se resume a saber quem descobriu a integração 3D. A questão é quem consegue projetar, fabricar, unir, testar, obter bom rendimento e ampliar a produção de um sistema completo de maneira confiável e economicamente viável.
Uma estrutura empilhada pode encurtar os caminhos dos sinais, mas a adição de camadas verticais também cria problemas complexos. O calor precisa ser removido de uma estrutura mais densa; as etapas de ligação e pós-processamento precisam alcançar altos índices de rendimento; e o sistema resultante deve ser validado e testado de forma adequada. Fluxos de projeto de EDA — ferramentas de automação de projeto eletrônico —, gerenciamento térmico, reparabilidade e produção em massa podem se tornar mais complicados à medida que mais funções são integradas verticalmente. 136
Esses desafios são especialmente importantes porque o principal marco de curto prazo da Huawei ainda é um plano. A empresa afirmou que chips Kirin para smartphones, baseados em uma arquitetura Tau chamada LogicFolding, estão previstos para o outono de 2026. No entanto, os relatos disponíveis observam que o produto ainda não apresentou resultados de testes independentes nem estabeleceu um histórico confirmado de produção em alto volume. 317
O primeiro teste concreto será saber se um chip Kirin baseado na LogicFolding entrega vantagens mensuráveis em produtos reais, e não apenas em projeções arquiteturais. Os dados mais importantes incluirão testes independentes, consumo de energia, desempenho térmico sustentado, rendimento de fabricação e evidências de que a Huawei consegue produzir o projeto em volumes comercialmente relevantes.
O teste de longo prazo será a meta de densidade para 2031. Mesmo que a empresa alcance uma densidade de transistores equivalente à de 1,4 nm, esse resultado deverá ser analisado separadamente do nome do nó de processo. O desempenho de um chip depende de muito mais do que a quantidade de transistores: atraso das interconexões, acesso à memória, fornecimento de energia, refrigeração, software, qualidade do encapsulamento e regularidade da produção também são decisivos.
A posição atribuída a Huang pode ser resumida assim: a Lei de Escalonamento Tau pode representar um grande avanço interno para a Huawei por oferecer uma rota plausível para melhorar a densidade e a velocidade dos sinais usando processos de fabricação menos avançados. Mas, por enquanto, ela não representa uma ameaça imediata à capacidade da TSMC em fabricação de ponta e encapsulamento avançado. 613
A interpretação mais equilibrada não é que a Huawei já tenha alcançado fabricação em 2 nm, 1 nm ou 1,4 nm. O que existe é uma proposta de estratégia arquitetural 3D que pode extrair mais desempenho utilizável de processos menos sofisticados — e que ainda precisa ser comprovada por resultados independentes e produção confiável em grande escala. 1317
Studio Global AI
Esta página inclui uma resposta baseada na fonte que você pode continuar em Studio Global.
Em 28 de maio de 2026, Jensen Huang classificou o Tau Scaling como um avanço importante para a Huawei, mas afirmou que a tecnologia não representa uma ameaça à TSMC.
Em 28 de maio de 2026, Jensen Huang classificou o Tau Scaling como um avanço importante para a Huawei, mas afirmou que a tecnologia não representa uma ameaça à TSMC. A proposta troca o foco exclusivo na redução dos transistores pela diminuição do tempo de propagação dos sinais, usando estruturas 3D, chiplets e interconexões avançadas.
O primeiro chip Kirin baseado na LogicFolding, previsto para o outono de 2026, será um teste relevante — mas ainda não há resultados independentes de desempenho nem comprovação de produção em grande escala.