EMIB-T Intela: sposób na ogromne układy AI, których nie da się wyprodukować jako pojedynczego chipa

EMIB-T: więcej połączeń i mocniejsze zasilanie

Klasyczny EMIB umieszcza niewielki krzemowy mostek w podłożu pakietu. Mostek łączy sąsiadujące układy z dużą gęstością połączeń, bez potrzeby stosowania pełnego krzemowego interposera. W wersji EMIB-T Intel uzupełnia tę konstrukcję o TSV-y, które mogą służyć do pionowego przesyłania sygnałów i energii.

Podczas konferencji ECTC 2026 Intel potwierdził działanie EMIB-T przy rastrze mikrowypustek 36/35 µm w pakiecie o rozmiarze 2× retikula. Retikulum to maksymalne pole, które może zostać naświetlone na waflu przez narzędzie litograficzne w jednym kroku. Przekroczenie tej granicy wymaga więc łączenia wielu mniejszych fragmentów krzemu w większy system.

W porównaniu z rastrem 45 µm stosowanym w Granite Rapids rozwiązanie Intela zwiększa gęstość mikrowypustek o 65 proc. . Firma zapowiada wdrażanie EMIB-T w produkcyjnych fabrykach w 2026 roku . Równolegle rozwijana jest walidacja tego rastra dla pakietów o rozmiarze 4,5× retikula, a certyfikacja ma być celem na koniec 2026 roku .

Jak Intel chce uniknąć pęknięć i pustych przestrzeni?

Im większy pakiet, tym trudniej równomiernie wypełnić przestrzeń pod chipletami materiałem typu underfill. Żywica ta stabilizuje połączenia i ogranicza skutki różnej rozszerzalności cieplnej krzemu, podłoża oraz innych warstw. Przy dużych konstrukcjach nierównomierne dozowanie może jednak prowadzić do powstawania pustek, pęknięć lub rozwarstwień.

Intel stosuje w tym celu distributed mold underfill (DMU). Materiał jest nanoszony z wielu stref dozowania, a nie z jednego punktu. Taki sposób ma ograniczać naprężenia mechaniczne, delaminację i powstawanie pustych przestrzeni w pakietach znacznie większych od pojedynczego pola retikula .

To kluczowe dla dalszej mapy drogowej firmy. Intel deklaruje możliwość produkcji pakietów o rozmiarze 8× retikula już obecnie, a do 2028 roku chce przekroczyć 12× retikula, co oznaczałoby pojedynczy pakiet o powierzchni większej niż 10 000 mm² . W dalszej perspektywie firma pokazuje także koncepcję pakietów sięgających 24× retikula . Nie jest to jednak obecnie zapowiedziany produkt seryjny, lecz docelowa możliwość dla przyszłych superukładów AI.

Od 2× retikula do 24×: najważniejsze etapy

• Obecna produkcja: pakiety o rozmiarze 8× retikula w zakładzie Rio Rancho.
• Walidacja podczas ECTC 2026: pakiet 2× retikula z EMIB-T i rastrem 36/35 µm .
• Rok 2026: planowane wejście EMIB-T do produkcji fabrycznej .
• Do 2028 roku: pakiety większe niż 12× retikula, o powierzchni przekraczającej 10 000 mm² .
• Dalsza perspektywa: konstrukcje o rozmiarze do 24× retikula .

Intel rozwija także podłoża szklane. Podczas targów NEPCON Japan 2026 zaprezentował podłoże typu 10-2-10 thick-core glass, wskazując Rio Rancho jako miejsce planowanej produkcji wielkoseryjnej podłoży szklanych dla pakietów AI .

Pakiet o mocy 25 kW wymaga całej infrastruktury

W przypadku klasycznych procesorów ciepło odprowadza się zwykle przez stosunkowo skoncentrowany system chłodzenia. W ogromnym pakiecie AI źródła ciepła mogą być rozłożone na dużej powierzchni, a chwilowe skoki poboru mocy mogą obciążać zarówno połączenia, jak i układ zasilania.

Intel rozwija więc kilka rozwiązań jednocześnie:

• Zasilanie przez TSV-y EMIB-T: pionowe przelotki mają umożliwiać dostarczanie większych prądów bezpośrednio przez mostki, co jest istotne między innymi dla pamięci HBM4 i HBM4e .
• Rozproszone odprowadzanie ciepła: firma zaprezentowała architekturę, w której ciepło jest odbierane z wielu obszarów bardzo dużego pakietu, zamiast z jednego centralnego punktu .
• Chłodzenie mikrofluidyczne: Intel pokazał rozwiązania z kanałami płynowymi zintegrowanymi bezpośrednio z podłożem pakietu. Mają one radzić sobie z wysoką gęstością cieplną układów wielochipletowych .
• Magazynowanie energii w pakiecie: podłoża z wbudowanymi kondensatorami mają wygładzać krótkotrwałe skoki zapotrzebowania na energię w domenach o mocy od 15 do 25 kW .

Według założeń te technologie mają działać jako jeden system. Pojedynczy pakiet mógłby wówczas pobierać i oddawać moc wcześniej kojarzoną raczej z całymi szafami serwerowymi niż z jednym układem scalonym.

Partnerzy mają ułatwić wejście w technologię EMIB

Sama technologia pakowania nie wystarczy. Projektowanie wielkich układów chipletowych wymaga specjalistycznych narzędzi do analizy sygnałów, zasilania, naprężeń i temperatury. Intel rozwija dlatego szerszy ekosystem partnerów.

Tessolve: projekty pakietów EMIB

27–28 lipca 2026 roku firma Tessolve ogłosiła współpracę z Intel Foundry przy projektowaniu pakietów wykorzystujących EMIB . Tessolve ma wspierać klientów Intela w projektach heterogenicznych układów wielochipletowych, oferując usługi obejmujące projektowanie i pakowanie półprzewodników.

W praktyce może to obniżyć barierę wejścia dla firm, które chcą korzystać z EMIB, ale nie mają własnego zespołu z doświadczeniem w projektowaniu takich pakietów. Tessolve informuje, że zrealizowała już projekt obejmujący cały proces projektowania i symulacji pakietu .

Lens Technology: podłoża szklane i przelotki TGV

24 lipca 2026 roku Intel oraz chińska firma Lens Technology podpisały memorandum of understanding dotyczące współpracy nad pakietami wykorzystującymi podłoża szklane i technologię TGV (through-glass via) . TGV to przewodzące połączenia przechodzące pionowo przez szklane podłoże.

Lens Technology buduje na potrzeby tego kierunku zakład o powierzchni 30 000 m² . Trzeba jednak podkreślić, że obecne porozumienie ma charakter niewiążący. Dotyczy rozwoju procesu i walidacji, a nie gwarantowanego kontraktu produkcyjnego ani ustalonych wolumenów .

Intel współpracuje również z głównymi dostawcami narzędzi EDA — Cadence, Synopsys i Siemens EDA — nad przepływami projektowymi dla EMIB-T .

Intel kontra TSMC, Samsung i AMD

Największym rywalem Intela w pakowaniu akceleratorów AI pozostaje TSMC. Tajwańska firma jest liderem produkcji wielkoseryjnej, a jej platforma CoWoS (Chip-on-Wafer-on-Substrate) jest szeroko wykorzystywana przy akceleratorach AI firm NVIDIA i AMD.

Podczas ECTC 2025 TSMC zaprezentowało bezpośrednie chłodzenie cieczą krzemu w platformie CoWoS. Demonstracja osiągnęła opór termiczny 0,055°C/W przy mocy ponad 2,6 kW i interposerze o powierzchni 3300 mm² . TSMC rozwija również szklane podłoża, ale mówi o ich produkcji dopiero w „drugiej połowie tej dekady” . CNBC informowało w kwietniu 2026 roku, że NVIDIA rezerwuje moce CoWoS i analizuje Intela jako dodatkowego dostawcę pakowania, co wskazuje na ograniczenia podaży w TSMC .

Samsung oferuje technologie I-Cube dla pakowania 2.5D oraz X-Cube dla układów 3D. Firma intensywnie rozwija hybrydowe łączenie miedziowe (HCB) i własny program podłoży szklanych, ale opublikowała mniej szczegółów na temat pakietów w skali retikula większej niż około 4–6×.

AMD korzysta przede wszystkim z CoWoS firmy TSMC przy akceleratorach serii MI300 i MI400, a do łączenia chipletów stosuje własną Infinity Architecture. AMD nie prowadzi własnych fabryk pakietowania tego typu, dlatego w tym zestawieniu jest przede wszystkim klientem, a nie bezpośrednim konkurentem technologicznym Intela.

Przewaga Intela ma polegać przede wszystkim na skali pakietu oraz integracji projektowania, produkcji i pakowania w ramach jednej firmy. TSMC ma natomiast większe doświadczenie w produkcji wielkoseryjnej, rozbudowaną bazę klientów i lepiej potwierdzone osiągi termiczne na jednostkę powierzchni.

Największym pytaniem pozostaje to, czy Intel zdoła przełożyć demonstratory i ambitną mapę drogową na stabilną produkcję. Jeśli tak się stanie, EMIB-T może stać się odpowiedzią na ograniczenia obecnych platform CoWoS — szczególnie w sytuacji, gdy przyszłe akceleratory AI będą wymagać nie pojedynczego dużego układu, lecz całego systemu obliczeniowego zamkniętego w jednym pakiecie.