Przełom Prinano: Masowa produkcja chipów optycznych na 8-calowych waflach bez litografii DUV

Podejście Prinano, wykorzystujące autorski system do litografii nanoimprint na poziomie wafla (model PL-AS), jest fundamentalnie prostsze. Działa ono na następującej zasadzie:

• Mechaniczne stemplowanie: Kwarcowa matryca kompozytowa z wygrawerowanym wzorem obwodów w nanoskali jest bezpośrednio wciskana w specjalnie przygotowaną warstwę rezystu na waflu. To mechaniczne odciskanie przenosi wzór w jednym kroku, podobnie jak tłoczenie płyty winylowej, ale w rozdzielczości nanometrów.
• Eliminacja głównych kosztów: System PL-AS ma znacznie prostszą budowę mechaniczną niż skaner DUV. Nie potrzebuje skomplikowanego lasera ekscymerowego, ultra-precyzyjnej optyki projekcyjnej ani systemu oświetlenia UV.
• Dłuższa żywotność materiałów eksploatacyjnych: Kwarcowe matryce kompozytowe używane w procesie odciskania mają znacznie dłuższy czas użytkowania niż tradycyjne maski DUV, co dodatkowo obniża koszt produkcji pojedynczego wafla w dłuższej perspektywie.
• Autorski, dwuwarstwowy system rezystu: Aby osiągnąć jednolitość w nanoskali na całej powierzchni 8-calowego wafla, Prinano opracowało własny, dwuwarstwowy system materiałów do odciskania oraz proces próżniowo-ciśnieniowy. Ta innowacja była kluczowa dla powtarzalnego tworzenia wzorów o rozdzielczości wymaganej dla funkcjonalnych chipów fotonicznych.

Efektem jest obniżenie kosztów produkcji do zaledwie około 10% kosztów konwencjonalnego procesu DUV. Oszczędności wynikają głównie z drastycznie niższej ceny samego urządzenia oraz z przedłużonej żywotności matryc do odciskania.

Co to naprawdę oznacza dla świata chipów?

Choć 90-procentowa redukcja kosztów robi wrażenie, kluczowe jest zrozumienie zakresu tego przełomu. Ogłoszenie Prinano dotyczy konkretnie chipów fotonicznych – komponentów wykorzystywanych w LiDAR-ach (czujnikach laserowych), komunikacji optycznej i zaawansowanych sensorach – a nie najnowocześniejszych procesorów logicznych ze smartfonów czy akceleratorów sztucznej inteligencji.

Wymiary struktur dla układów fotonicznych są mniej wymagające niż w przypadku węzłów technologicznych poniżej 3 nm, które wymagają litografii w ekstremalnym ultrafiolecie (EUV). NIL doskonale nadaje się do tych zastosowań, ale na obecnym etapie nie jest bezpośrednim zamiennikiem EUV w produkcji najbardziej zaawansowanych układów logicznych.

Strategiczne obejście w technologicznej zimnej wojnie

Znaczenie tego wydarzenia wykracza poza pojedyncze ogłoszenie produktowe. Prinano, które – po japońskim Canonie – stało się drugą firmą na świecie komercjalizującą system NIL klasy półprzewodnikowej, metodycznie buduje krajową alternatywę dla zachodnich narzędzi litograficznych.

W sierpniu 2025 roku firma dostarczyła pierwszą, samodzielnie opracowaną maszynę z serii PL-SR (typu step-and-repeat) do klienta specjalizującego się w procesach specjalistycznych. System ten podobno osiągnął szerokości linii poniżej 10 nanometrów i przeszedł pomyślną weryfikację badawczo-rozwojową dla układów pamięci, krzemowych mikro-wyświetlaczy i zaawansowanego pakowania.

Ogłoszenie z czerwca 2026 roku opiera się na tym fundamencie, dowodząc, że technologia może przejść od fazy R&D do zweryfikowanej, skalowalnej produkcji. Dla chińskich producentów chipów, którzy mierzą się z coraz bardziej restrykcyjnymi kontrolami eksportu sprzętu DUV i EUV, litografia nanoimprint oferuje realną ścieżkę do wytwarzania kluczowej klasy układów w całości przy użyciu rodzimych maszyn.

Choć technologia NIL ma swoje znane kompromisy, w tym kwestie precyzji nakładania warstw i przepustowości, które pozostają publicznie niejasne, to w przypadku chipów fotonicznych parametry te są już wystarczające. Postępy Prinano sygnalizują, że globalny krajobraz sprzętu półprzewodnikowego nie jest monolitem. Podczas gdy maszyny EUV od ASML pozostają niezastąpione przy produkcji najnowocześniejszych układów logicznych, rozwój komercyjnie opłacalnych narzędzi NIL tworzy równoległą ścieżkę dla chipów specjalistycznych, czujników i urządzeń optycznych. Może to zmienić łańcuchy dostaw i obniżyć bariery wejścia dla nowego pokolenia projektantów chipów.