Przełom w półprzewodnikach: Tranzystory 2D gotowe do masowej produkcji

Wszystkie tranzystory zostały wytworzone na tej samej 300-milimetrowej płytce krzemowej przy użyciu skalowalnego procesu integracji, który jest kompatybilny z tzw. back-end of line (tylnymi etapami produkcji) . Wybór materiałów na bazie wolframu dla tranzystorów pFET jest szczególnie godny uwagi – Imec już wcześniej, na konferencji IEDM 2025, informował o rekordowej wydajności pFET wykorzystujących monowarstwę WSe₂, osiągając prąd przewodzenia do 690µA/µm .

Kluczowa liczba: 50 nm odstępu między bramkami

Główną osiągniętą metryką jest 50 nm CPP dla obu typów tranzystorów: nFET i pFET . W produkcji chipów, odstęp między bramkami (CPP) jest jedną z najważniejszych miar gęstości upakowania tranzystorów i bezpośrednim wskaźnikiem tego, jak agresywnie można skalować proces logiczny.

Aby spojrzeć na to z odpowiedniej perspektywy: dzisiejsze najnowocześniejsze węzły krzemowe w przemyśle działają przy odstępach poniżej 50 nm. Wykazanie, że tranzystory z materiałów 2D mogą pracować przy 50 nm CPP na 300-milimetrowych płytkach, dowodzi, że te egzotyczne materiały mogą grać w tej samej lidze – nie tylko na maleńkich próbkach badawczych, ale na tym samym formacie płytek, którego używa się w fabrykach o wielkoskalowej produkcji .

Trzy kamienie milowe w jednym procesie

Wspólna praca przyniosła trzy konkretne, mierzalne rezultaty, które stanowią wyraźny postęp w stosunku do wcześniejszych badań nad materiałami 2D :

1. Pierwsze na świecie zminiaturyzowane tranzystory nFET i pFET o skali 50 nm CPP na płytkach 300 mm.
2. Oba typy tranzystorów wykazały ekstremalnie niski prąd upływu (Ioff) przy zerowym napięciu bramki (Vg=0V).
3. Wydajność tranzystorów pFET z kanałem WSe₂ zbliżyła się do poziomu rekordowych urządzeń w skali laboratoryjnej, co potwierdza, że metoda integracji zachowuje jakość materiału.

Co więcej, metoda integracji, przypominająca technologię CMOS, zaowocowała uzyskaniem do 94% sprawnych tranzystorów (zdefiniowanych jako stosunek Imax/Imin większy niż 10⁵) na całej płytce, potwierdzając, że proces jest solidny i stabilny .

Proces, który to umożliwił

Co pozwoliło na ten skok z laboratorium do fabryki? Konsorcjum opracowało nowatorskie podejście do integracji, zaprojektowane specjalnie dla dichalkogenków metali przejściowych (TMD), czyli klasy materiałów 2D użytych w kanałach tranzystorów . Proces ten obejmuje kilka kluczowych modułów, które są krytyczne dla opłacalności przemysłowej :

• litografię w ekstremalnym ultrafiolecie (EUV) do tworzenia mikroskopijnych struktur wymaganych dla skali 50 nm,
• techniki transferu materiałów TMD odpowiednie dla pełnych płytek,
• integrację dielektryków o wysokiej stałej dielektrycznej (high-k) dla struktur bramek,
• izolację kanałów oraz zaawansowane etapy chemiczno-mechanicznego polerowania (CMP).

To połączenie standardowych narzędzi procesu półprzewodnikowego ze specjalnie dostosowaną obróbką materiałów 2D sprawia, że wynik ten jest prawdziwym przełomem produkcyjnym, a nie tylko demonstracją z dziedziny inżynierii materiałowej.

Dwie bariery przełamane za jednym zamachem

Aby tranzystory 2D kiedykolwiek zastąpiły krzem w układach logicznych, przemysł musiał pokonać dwa fundamentalne wyzwania . Po pierwsze, należało zbudować kompletny proces integracji działający na 300-milimetrowych płytkach – standardzie nowoczesnej produkcji chipów. Po drugie, proces ten musiał działać zarówno dla tranzystorów typu n, jak i typu p, przy tych samych, małych wymiarach, ponieważ logika CMOS wymaga komplementarnych par.

Praca ASML-TSMC-Imec usuwa obie przeszkody w ramach jednej demonstracji. Łącząc wieloletnie badania Imec nad urządzeniami opartymi na TMD z możliwościami litograficznymi ASML i ekspertyzą produkcyjną TSMC, grupa pokazała, że tranzystory z materiałów 2D mogą być wytwarzane na skalę przemysłową, z odstępem między bramkami wymaganym dla przyszłych węzłów logicznych .

Gdzie to pasuje do mapy drogowej ery „po krzemie”

Nie jest to jednorazowy eksperyment. To kulminacja dłuższego, systematycznego postępu w całej branży.

Imec rozpoczął prace nad integracją materiałów 2D na płytkach 300 mm już w 2018 roku, demonstrując po raz pierwszy bezpośredni wzrost WS₂ metodą MOCVD na pełnowymiarowych płytkach . W 2019 roku centrum badawcze zaprezentowało ultraminiaturowe tranzystory MoS₂ z długością kanału do 30 nm . Do 2020 roku Imec formalnie włączył materiały 2D do swojej mapy drogowej skalowania logiki, przewidując ich wprowadzenie począwszy od węzła A7 .

Niedawno, na IEDM 2025, Intel Foundry i Imec oddzielnie pokazały kluczowe moduły dla tranzystorów 2D, w tym styki źródła/drenu i stosy bramek, które są kompatybilne z fabryką 300 mm . Na tej samej konferencji współpraca Imec z TSMC zaowocowała rekordową wydajnością tranzystorów pFET na kanałach WSe₂, tworząc fundamenty materiałowe dla przełomu z 2026 roku .

Wynik ASML-TSMC-Imec opublikowany w czerwcu 2026 roku spina te wszystkie wątki w jedną, kompletną demonstrację komplementarnych tranzystorów 2D, w skali istotnej dla fabryki, na płytkach produkcyjnych. Oczekuje się, że schemat integracji będzie miał zastosowanie nie tylko do materiałów TMD użytych w tej pracy – MoS₂, WS₂ i WSe₂ – ale także do innych materiałów 2D na kanały tranzystorów .

Co dalej?

Przełom został ujawniony w artykule T1.3 na sympozjum VLSI 2026, zatytułowanym „First EUV–enabled Integration Route for 50nm Pitch N and PMOS Transistors with 2D Materials Channel from a 300mm Fab” . Choć charakterystyki urządzeń są obiecujące, pozostaje to demonstracją badawczą, a nie produktem komercyjnym. Wydajność i niezawodność muszą jeszcze zostać udowodnione przy mniejszych odstępach między bramkami, a branża nie ustaliła jeszcze ostatecznego zestawu materiałów 2D dla przyszłych węzłów.

Ale znaczenie jest jasne: po raz pierwszy przemysł półprzewodnikowy ma namacalny dowód na to, że tranzystory 2D mogą podążać tą samą ścieżką produkcji co krzem. Wyścig do logiki ery „po krzemie” właśnie stał się realny.