CoPoS: Plan TSMC, by rzucić wyzwanie Samsungowi w zaawansowanym pakowaniu

Technologia ta łączy dojrzałą już metodę CoWoS (Chip-on-Wafer-on-Substrate) z technikami pakowania panelowego FOPLP (Fan-Out Panel-Level Packaging). Rezultatem jest platforma stworzona od podstaw z myślą o ekstremalnie dużych krzemowych pośrednikach (interposerach) i integracji wielu chipletów – dokładnie tym, czego potrzebują karty graficzne AI nowej generacji i niestandardowe układy ASIC . Głównym i najbardziej wyczekiwanym klientem ma być Nvidia, a CoPoS ma wspierać jej procesory z ery „post-Blackwell”, czyli z nadchodzącej rodziny „Rubin” .

TSMC zaprezentowało linię produktową CoPoS na swoim sympozjum technologicznym w Ameryce Północnej w 2025 roku, celując w pierwsze dostawy do końca 2028 roku .

Od prototypu do fabryki: spór o datę

Wdrożenie CoPoS toczy się dwutorowo i jest pełne sprzecznych sygnałów.

Pierwszy tor to linia pilotażowa, która idzie zgodnie z planem. Dostawy sprzętu dla zespołów badawczo-rozwojowych ruszyły w lutym 2026 roku, a cała linia w zakładzie VisEra w Longtan (należącym do TSMC) została ukończona do czerwca 2026 . Na dorocznym walnym zgromadzeniu akcjonariuszy 4 czerwca, prezes C.C. Wei potwierdził, że linia pilotażowa działa, materiały są zabezpieczone, a walidacja sprzętu i procesów trwa pełną parą .

Drugi tor to produkcja masowa i tu zaczynają się schody, a przynajmniej gorące spekulacje. Większość źródeł branżowych wskazuje na okres od końca 2028 do pierwszej połowy 2029 roku, z głównym hubem produkcyjnym w nowym zakładzie AP7 w Chiayi na Tajwanie . Niektóre doniesienia mówią nawet o pierwszych dostawach pod koniec 2028 roku .

Jest jednak poważny zgrzyt. Raport z kwietnia 2026 roku, powołujący się na DigiTimes, sugeruje, że masowa produkcja została przesunięta aż na czwarty kwartał 2030 roku – około dwa lata później, niż zakładał rynek. Przyczyną mają być uporczywe problemy techniczne z „jednorodnością” i „wypaczeniami” (warpage) przy skalowaniu do rozmiarów paneli . Mimo tych niepewności, wydatki inwestycyjne TSMC na zaawansowane pakowanie mają rosnąć w tempie 24% rocznie (CAGR) w latach 2025–2027, co podkreśla, jak kluczowy jest to zakład w mapie drogowej firmy .

Budowa nowego łańcucha dostaw

TSMC nie działa w próżni. Firma aktywnie buduje kompletny łańcuch dostaw materiałów, komponentów i sprzętu i już rozpoczęła kwalifikowanie tajwańskich partnerów . Na początku 2026 roku do ekosystemu CoPoS dołączyły dwa nowe tajwańskie przedsiębiorstwa, a media na wyspie mówią już o „narodowej drużynie zaawansowanego pakowania”. To sygnał, jak bardzo TSMC stawia na lokalną bazę dostawców, by wesprzeć przyszły wzrost produkcji .

Pojedynek gigantów: Samsung kontra TSMC

Dziś to Samsung jest niekwestionowanym liderem w pakowaniu panelowym (PLP). Koreańczycy komercjalizują tę technologię od lat, stosując ją w procesorach do smartfonów i układach zarządzania energią, a teraz rozwijają technologię System-on-Panel (SoP) na ultra-dużych panelach, celując w klientów takich jak Tesla . Platforma FOPLP Samsunga już teraz oferuje wymierne korzyści: do 40% mniejszą obudowę i o 15% lepsze odprowadzanie ciepła w porównaniu do tradycyjnych metod .

TSMC długo zwlekało z tą technologią, na poważnie zabierając się za nią dopiero w 2024 roku . CoPoS to jednak nie próba dogonienia Samsunga w jego własnej grze, a raczej precyzyjny kontratak. Zamiast konkurować na rynku układów mobilnych, TSMC projektuje CoPoS z myślą o największych i najbardziej skomplikowanych procesorach AI – kartach graficznych Nvidii, układach ASIC od gigantów chmurowych i innych układach HPC, które przez następną dekadę będą definiować architekturę centrów danych . Jeśli tajwańskim inżynierom uda się rozwiązać problemy z panelami i dotrzymać okna produkcyjnego 2028–2029, TSMC ma szansę poważnie nadszarpnąć przewagę pierwszego gracza Samsunga platformą stworzoną specjalnie na erę sztucznej inteligencji.

Rynek wart miliardy, napędzany głodem AI

Rynek zaawansowanego pakowania znajduje się, zdaniem analityków, w „złotym cyklu”, gdzie jednocześnie rośnie zarówno wolumen, jak i ceny. Wszystko przez niepohamowany popyt na moc obliczeniową AI . Liczby mówią same za siebie:

• W 2026 roku światowy rynek zaawansowanego pakowania półprzewodników ma być wart od 44 do 59 miliardów dolarów, przy czym Sigmaintell Consulting prognozuje 58,7 miliarda dolarów .
• Na początku lat 30. szacunki są bardzo rozbieżne. Bloomberg Intelligence przewiduje, że sam rynek pakowania 2.5D/3D będzie rósł o 26% rocznie, osiągając 80,5 miliarda dolarów w 2033 roku . Z kolei Fortune Business Insights widzi tu 94,3 miliarda dolarów w 2034 roku, a Grand View Research – nieco skromniejsze 66 miliardów w 2033 .
• Segment związany stricte z układami AI wyceniono w 2025 roku na około 7,5 miliarda dolarów, a do 2035 roku ma on rosnąć w tempie 12% rocznie, osiągając pułap 22,5 miliarda dolarów .

Mimo błyskawicznej rozbudowy mocy produkcyjnych, podaż zaawansowanego pakowania 2.5D i 3D pozostaje chronicznie niewystarczająca. Sigmaintell spodziewa się, że ten stan nierównowagi utrzyma się co najmniej do drugiej połowy 2027 roku . CoPoS to długoterminowa odpowiedź TSMC na ten deficyt – sposób na przełamanie ograniczeń płytek krzemowych i odblokowanie mocy, których obecna infrastruktura CoWoS po prostu nie jest w stanie zapewnić.

Kluczowe pytanie bez odpowiedzi

Największą niewiadomą w całej tej układance nie jest popyt rynkowy, a czysta inżynieria. To, czy inżynierowie TSMC rozwiążą problemy z wypaczeniami i jednorodnością paneli, zadecyduje, czy CoPoS pojawi się na rynku jako potężny konkurent pod koniec tej dekady, czy też wypadnie z gry aż do 2030 roku . Na ten moment, w połowie 2026 roku, linia pilotażowa jest gotowa, łańcuch dostaw się formuje, a pieniądze są na stole. Reszta zależy od krzywych wydajności, jakie TSMC zdoła wycisnąć z kwadratowych paneli.