Panther Lake pod lupą: co naprawdę pokazuje proces Intel 18A

Rozbiórka procesora Intel Core Ultra 7 365 przeprowadzona przez SemiAnalysis pozwala przyjrzeć się technologii 18A w komercyjnym układzie. Kafelek obliczeniowy wykorzystuje tranzystory RibbonFET typu gate-all-around oraz PowerVia, czyli zasilanie doprowadzane od spodu. Analiza pokazuje jednak również, dlaczego Panther Lake nie jest układem w całości wykonanym w procesie 18A — i dlaczego samo wdrożenie tej technologii nie dowodzi przewagi Intela nad TSMC czy Samsungiem. 12

Co rozbiórka ujawnia o Intel 18A

Przekroje pokazują tranzystory RibbonFET z czterema ułożonymi warstwowo, poziomymi arkuszami krzemu. Bramka otacza każdy kanał. W rozwiązaniu PowerVia zasilanie biegnie przez osobną sieć metalizacji po spodniej stronie układu oraz nanoprzelotki krzemowe. Dzięki temu na górnej stronie pozostaje więcej miejsca na połączenia, które w przeciwnym razie służyłyby także do rozprowadzania zasilania. 34

To istotne rozwiązania konstrukcyjne, ale nie gwarantują bezwarunkowej poprawy parametrów. Analiza wskazuje na kompromisy obejmujące większą pojemność, opór cieplny i złożoność procesu produkcyjnego. Przekroje pokazują, jak Intel zbudował tranzystory i układ zasilania, lecz same w sobie nie dowodzą, że gotowy produkt działa szybciej lub chłodniej niż konkurencyjne konstrukcje. 4

Panther Lake łączy kilka procesów technologicznych

Panther Lake składa się z trzech aktywnych kafelków umieszczonych na pasywnym kafelku bazowym i połączonych za pomocą technologii pakowania Foveros-S. Kafelek obliczeniowy powstaje w procesie Intel 18A. Proces produkcji kafelka graficznego zależy od wersji: mniejszy wariant GT1 wykorzystuje Intel 3, a większy GT2 — TSMC N3E. Kafelek wejścia/wyjścia (I/O) powstaje w TSMC N6. 12

Ten podział jest ważny przy interpretowaniu możliwości układu. Panther Lake demonstruje 18A na kafelku obliczeniowym, a nie w całym pakiecie. Kafelek obliczeniowy zawiera rdzenie CPU, NPU, silniki multimedialne i pamięć podręczną po stronie pamięci. Grafika oraz I/O pozostają na osobnych kafelkach. 34

Jak gęstość logiki 18A wypada na tle konkurencji

SemiAnalysis zmierzyło logikę obliczeniową Panther Lake wykonaną w 18A oraz logikę graficzną w TSMC N3E. W badanych obszarach gęstość logiki była podobna. Porównanie wykazało też, że 18A nie osiągnęło najwyższej raportowanej gęstości szczytowej procesów TSMC N3P i N2 ani Samsung SF2. Pomiary dotyczą konkretnych fragmentów logiki, a nie wszystkich cech czy produktów wytwarzanych w tych technologiach. 2

RibbonFET i MBCFET Samsunga: różnice konstrukcyjne to nie werdykt termiczny

RibbonFET Intela i MBCFET Samsunga to tranzystory typu gate-all-around oparte na arkuszach krzemu. Rozbiórka opisuje czterowarstwową konstrukcję Intela i połączenie jej z zasilaniem od spodu. Zestawia ją z procesem Samsung SF2, w którym zasilanie prowadzone jest od góry, oraz z odmiennymi materiałami wykorzystywanymi przy kontaktach i połączeniach. 34

Te różnice pokazują, że firmy wybrały inne rozwiązania integracyjne. Nie pozwalają jednak same w sobie rozstrzygnąć, który układ działa chłodniej lub szybciej. Opis oporu cieplnego wskazuje na kompromis związany z procesem, a nie na bezpośrednie porównanie temperatur gotowych produktów Intela i Samsunga. 4

Co mówią dane o produkcji — a czego nie mówią

Intel i ASML informują, że z użyciem litografii High-NA EUV przetworzono łącznie ponad milion wafli. Wynik obejmuje certyfikację narzędzi, badania i rozwój oraz produkcję. High-NA EUV jest stosowane na wybranych warstwach niektórych procesorów Panther Lake. Ta łączna liczba świadczy o doświadczeniu z technologią, ale nie oznacza miliona gotowych wafli Panther Lake ani wafli naświetlonych w całości metodą High-NA. 19

W odrębnym raporcie podano, że skaner EXE:5200B przetwarza 175 wafli na godzinę w jednym trybie, a około 125, gdy wymagane jest łączenie pól ekspozycji. To ilustruje kompromis dotyczący wydajności urządzenia przy takim łączeniu, ale nie jest samo w sobie miarą całkowitych kosztów ani skali produkcji Intela. 22

Szacunek analityka określa uzysk procesu 18A na około 80%. Nie ujawniono jednak podstaw ani warunków tego pomiaru, a Intel nie opublikował własnej bezwzględnej wartości uzysku. Nie można więc na tej podstawie wyciągać wniosków o całej produkcji 18A ani o zrównaniu kosztów z konkurencją. 24

Wildcat Lake pokazuje jeszcze jeden kierunek projektowania: według doniesień jego kafelek obliczeniowy jest o 38% mniejszy niż w Panther Lake, a układ wykorzystuje organiczne opakowanie wieloukładowe zamiast Foveros. To rozszerza rodzinę produktów korzystających z pokrewnych rozwiązań, ale mniejszy kafelek ani rozbiórka Panther Lake nie dowodzą, że Intel wyprzedził konkurencję pod względem gęstości, ekonomiki produkcji czy wytwarzania zaawansowanych układów graficznych. 5

Najważniejszy wniosek

Panther Lake to konkretny przykład zastosowania tranzystorów RibbonFET i zasilania PowerVia w komercyjnym procesorze, a także połączenia kafelka obliczeniowego w 18A z elementami wytwarzanymi w innych procesach. Równie konkretny jest jednak istotny zastrzeżenie: w pomiarach SemiAnalysis gęstość logiki 18A była zbliżona do N3E, a nie wyższa od każdej konkurencyjnej technologii. Doświadczenie z High-NA EUV i raportowane szacunki uzysku wskazują na postępy, ale dostępne dane nie rozstrzygają kwestii zakresu uzysku, wydajności produkcji ani konkurencyjności kosztowej. 2192224