AnswersPublished24 sources
Samsung i SK hynix pokazują, dlaczego przyszłość pamięci AI rozstrzygnie się w obudowie układu
Samsung wysyła od końca maja 12 warstwowe próbki HBM4E działające stabilnie z prędkością 14 Gb/s na pin, oferujące 3,6 TB/s i 48 GB na stos; docelowe 16 Gb/s ma podnieść przepustowość do około 4 TB/s. Samsung zmierza od standardowej pamięci HBM do konfigurowalnego cHBM, a w dalszej perspektywie do zHBM, które ma łąc...
Opublikowane przezEdytowane za pomocą GPT-5.6 LunaObrazy wygenerowane za pomocą GPT Image 1.5
Research answer
Key takeaways
- Samsung wysyła od końca maja 12 warstwowe próbki HBM4E działające stabilnie z prędkością 14 Gb/s na pin, oferujące 3,6 TB/s i 48 GB na stos; docelowe 16 Gb/s ma podnieść przepustowość do około 4 TB/s.
- Samsung zmierza od standardowej pamięci HBM do konfigurowalnego cHBM, a w dalszej perspektywie do zHBM, które ma łączyć pamięć i logikę procesora w jednej strukturze 3D.
- SK hynix koncentruje się na problemach całego pakietu: chłodzeniu, odkształceniom, gęstości połączeń i ograniczeniu wysokości stosu, wynoszącym około 775 mikrometrów.
- Hybrid bonding ma umożliwić stosy wyższe niż 16 warstw, ale według SK hynix technologia raczej nie będzie gotowa dla HBM4E; najwcześniejszym celem pozostaje HBM5.
AI Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: What did Samsung and SK hynix reveal at Hot Chips 2026 about their HBM roadmaps, including Samsung’s planned 16 Gbps-per-pin HBM4E reaching. Article summary: Samsung presented a roadmap centered on faster HBM4E, increasingly customized base dies, and ultimately processor-on-memory zHBM; SK hynix emphasized that advanced packaging, thermals, wafer warpage, and stack-height lim. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
Na konferencji Hot Chips 2026 Samsung i SK hynix przedstawiły dwie różne odpowiedzi na ten sam problem: jak dostarczyć akceleratorom AI jeszcze większą przepustowość, nie doprowadzając jednocześnie do kryzysu związanego z temperaturą, rozmiarem pakietu i złożonością produkcji.
Samsung mocniej akcentował szybkość, dostosowywanie pamięci do konkretnych układów oraz docelowe umieszczanie pamięci bezpośrednio na procesorze. SK hynix skupił się na samej obudowie układu — chłodzeniu, odkształceniach, połączeniach i fizycznych limitach coraz wyższych stosów. 2
3
Warto przy tym zachować ostrożność wobec najbardziej efektownych liczb. Są to deklaracje producentów, cele rozwojowe lub prognozy architektoniczne, a nie niezależne wyniki testów porównawczych.
HBM4E Samsunga: 3,6 TB/s w próbkach i droga do około 4 TB/s
Samsung poinformował, że pod koniec maja rozpoczął wysyłkę 12-warstwowych próbek HBM4E do dużych globalnych klientów. Obecne próbki osiągają stabilną prędkość 14 Gb/s na pin, a ich wydajność można skalować do 16 Gb/s. W wariancie 12-warstwowym firma podaje 3,6 TB/s przepustowości oraz 48 GB pojemności na stos. 17
18
Konfiguracja pracująca z prędkością 16 Gb/s na pin miałaby zwiększyć przepustowość pojedynczego stosu do około 4 TB/s. Samsung zapowiedział również warianty 8- i 16-warstwowe, co sugeruje, że HBM4E ma obsługiwać różne konfiguracje akceleratorów i wymagania dotyczące pojemności. 18
20
Różnica między próbką już wysyłaną klientom a docelowym parametrem ma tu znaczenie. 14 Gb/s to obecna stabilna specyfikacja próbki, natomiast 16 Gb/s oznacza skalowalny poziom, do którego Samsung dąży. Podawanych wartości przepustowości nie należy więc automatycznie utożsamiać z potwierdzonym wynikiem produkcyjnego benchmarku.
Samsung chce, by HBM przestało być standardowym komponentem
Plan Samsunga nie ogranicza się do przyspieszania układów DRAM ani dokładania kolejnych warstw. Firma opisuje przejście w stronę cHBM — konfigurowalnej pamięci HBM, w której warstwa bazowa może być dostosowana do konkretnego akceleratora klienta. W takim modelu pakiet pamięci staje się aktywną częścią całego systemu, a nie tylko standardowym elementem dołączanym do procesora. 1
14
Dalszym etapem ma być zHBM, czyli trójwymiarowa struktura integrująca logikę procesora i pamięć DRAM w pionie. Według Samsunga takie podejście może ograniczyć część tradycyjnej ścieżki połączeń 2,5D, w tym interposer oraz łącza SerDes, co miałoby znacząco poprawić efektywność i przepustowość. 1
14
Samsung deklaruje, że zHBM mogłoby zapewnić około 70 proc. wyższą efektywność energetyczną oraz ponad dwukrotnie większą przepustowość DRAM w porównaniu z odpowiednią konwencjonalną konstrukcją. Są to jednak prognozy i deklaracje dotyczące przyszłej architektury, a nie pomiary dostępnego komercyjnie produktu zHBM. 1
3
Ciepło staje się jednym z głównych parametrów architektury HBM
Wyższe prędkości wejścia-wyjścia i gęstsze stosy zwiększają ilość ciepła, które musi zostać odprowadzone z pakietu. Odpowiedzią Samsunga jest Heat Path Block, w skrócie HPB. Konstrukcja tworzy dodatkowe ścieżki odprowadzania ciepła wokół obszarów warstwy fizycznej, czyli PHY, które pobierają dużo energii.
Samsung twierdzi, że gdy HPB obejmuje ponad 50 proc. obszaru PHY, może zmniejszyć szczytową temperaturę o więcej niż 35 proc. 10
14
Firma informowała również, że HPB zostało już wdrożone i zweryfikowane w HBM4E, a szersza integracja jest planowana w HBM5. 4
7 To ważna zmiana strategiczna: chłodzenie nie jest już wyłącznie dodatkiem do pakietu pamięci. Coraz częściej staje się elementem architektury, który decyduje o tym, jak szybko może pracować interfejs.
SK hynix: skalowanie HBM to przede wszystkim problem pakowania
Prezentacja SK hynix na Hot Chips koncentrowała się na produkcji i integracji. Firma porównała kilka sposobów łączenia stosów HBM z akceleratorami, w tym CoWoS-S z dużym krzemowym interposerem, CoWoS-L z interposerem RDL oraz EMIB Intela — rozwiązanie wykorzystujące mostki krzemowe.
Każda z tych metod wiąże się z innymi kompromisami dotyczącymi prowadzenia ścieżek, rozmieszczenia układów, rozmiaru interposera lub podłoża oraz odkształcania się pakietu, gdy obok akceleratora umieszczanych jest więcej stosów pamięci. 11
12
Obecne dane dotyczące pakowania HBM pokazują, jak mało miejsca pozostaje konstruktorom. Pakiet HBM4 ma wysokość w osi Z wynoszącą 775 mikrometrów, a jego budowa obejmuje tysiące przelotek TSV i mikrowypustów warstwy bazowej. Gdy stosy stają się wyższe, trzeba jednocześnie stosować cieńsze warstwy, zmniejszać odstępy, kontrolować naprężenia mechaniczne i odprowadzać ciepło w ramach tego samego obrysu pakietu. 11
12
W roadmapie SK hynix pojawia się również EMIB jako jedna z możliwych ścieżek integracji 2,5D. Oznacza to zainteresowanie tą metodą lub techniczną zgodność z nią, ale samo pojawienie się EMIB w prezentacji nie potwierdza komercyjnego partnerstwa SK hynix z Intelem. 12
iHBM ma schładzać lokalne hotspoty
SK hynix rozwija także iHBM — rozwiązanie chłodzące, w którym materiał o wysokiej przewodności cieplnej umieszczany jest w pobliżu lokalnych źródeł ciepła wewnątrz struktury HBM. Firma deklaruje, że taka konstrukcja może zmniejszyć opór cieplny o ponad 30 proc. 2
9
Porównanie z HPB Samsunga jest wymowne. Obie firmy próbują rozwiązać problem ciepła na poziomie połączenia między układami i całego pakietu, ale wskazują inne ścieżki fizycznego odprowadzania energii. Samsung opisuje specjalne kanały transferu ciepła wokół obszarów PHY, natomiast SK hynix koncentruje się na kierowaniu ciepła z konkretnych wewnętrznych hotspotów.
Dostępne informacje opisują deklaracje producentów i koncepcje rozwojowe, dlatego podanych 35 i 30 proc. nie należy traktować jako bezpośrednio porównywalnych wyników uzyskanych w tym samym teście.
Hybrid bonding jest potrzebne do stosów wyższych niż 16 warstw — ale nie dla HBM4E
Dokładanie kolejnych konwencjonalnych warstw w pewnym momencie prowadzi do ograniczenia wysokości. SK hynix bada więc hybrid bonding, czyli hybrydowe łączenie układów, jako sposób na wyjście poza stosy 16-warstwowe. Technologia ta mogłaby umożliwić budowę wyższych struktur z grubszymi matrycami i mniejszym rastrem połączeń. 1
3
Firma nie oczekuje jednak, że hybrid bonding będzie gotowe dla HBM4E. Najwcześniejszym prawdopodobnym celem pozostaje HBM5, a i ten termin jest na razie oczekiwaniem rozwojowym, a nie potwierdzonym harmonogramem produktu. 2
5
To sprawia, że HBM5 może stać się punktem zwrotnym. HBM4E zwiększa szybkość i pojemność przy wykorzystaniu obecnych metod stosowania stosów i pakowania, ale kolejne generacje mogą wymagać nowych technik łączenia, chłodzenia i kontroli naprężeń mechanicznych, aby dalsze skalowanie pozostało wykonalne.
Najważniejszy wniosek: sama przepustowość nie rozstrzygnie wyścigu
Prezentacja Samsunga sugeruje, że przyszła przewaga konkurencyjna będzie wynikać z personalizacji pamięci i ściślejszej integracji procesora z pamięcią. Próbki HBM4E oferują najbliższy wzrost szybkości, a cHBM i zHBM wskazują kierunek, w którym pakiety pamięci będą projektowane pod konkretne akceleratory, a z czasem integrowane bezpośrednio z układem obliczeniowym. 1
18
Przekaz SK hynix brzmi inaczej: te przyrosty wydajności będą możliwe dopiero po rozwiązaniu mniej widocznych problemów fizycznych — odkształceń pakietu, oporu cieplnego, gęstości ścieżek, wysokości stosu i uzysku produkcyjnego. iHBM oraz prace nad hybrid bondingiem mają wydłużyć użyteczność pamięci stosowanej w strukturach 3D bez ignorowania tych ograniczeń. 2
11
Dla projektantów akceleratorów AI praktyczny wniosek jest jasny: roadmapy HBM dotyczą już całego pakietu, a nie tylko matrycy DRAM. Samsung stawia na personalizację i integrację 3D, natomiast SK hynix — na inżynierię pakowania i dyscyplinę produkcyjną. Żadna z tych dróg nie usuwa jednak podstawowego kompromisu między większą przepustowością, większą ilością ciepła i rosnącą złożonością integracji.
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
People also ask
What is the short answer to "Samsung i SK hynix pokazują, dlaczego przyszłość pamięci AI rozstrzygnie się w obudowie układu"?
Samsung wysyła od końca maja 12 warstwowe próbki HBM4E działające stabilnie z prędkością 14 Gb/s na pin, oferujące 3,6 TB/s i 48 GB na stos; docelowe 16 Gb/s ma podnieść przepustowość do około 4 TB/s.
What are the key points to validate first?
Samsung wysyła od końca maja 12 warstwowe próbki HBM4E działające stabilnie z prędkością 14 Gb/s na pin, oferujące 3,6 TB/s i 48 GB na stos; docelowe 16 Gb/s ma podnieść przepustowość do około 4 TB/s. Samsung zmierza od standardowej pamięci HBM do konfigurowalnego cHBM, a w dalszej perspektywie do zHBM, które ma łączyć pamięć i logikę procesora w jednej strukturze 3D.
What should I do next in practice?
SK hynix koncentruje się na problemach całego pakietu: chłodzeniu, odkształceniom, gęstości połączeń i ograniczeniu wysokości stosu, wynoszącym około 775 mikrometrów.