Microchip i Micron pokazują PCIe Gen 6 dla centrów danych AI

Nie chodziło więc o pokaz pojedynczego komponentu, lecz o sprawdzenie całego łańcucha: od procesora lub akceleratora AI, przez przełącznik PCIe, po wiele szybkich nośników danych.

Co dokładnie pokazano?

W demonstracji przełącznik Microchip Switchtec Gen 6 PCIe fanout działał jako szybkie połączenie między procesorami gospodarza — CPU, GPU i akceleratorami AI — a wieloma dyskami Micron 9650 . Taka konfiguracja pozwala uruchamiać kilka SSD-ów jednocześnie z pełną prędkością Gen 6, zamiast zmuszać je do dzielenia ograniczonej przepustowości jednej magistrali .

To podejście wpisuje się w koncepcje komponowalnej i zdysagregowanej pamięci masowej. Zasoby dyskowe mogą być w nich elastyczniej przypisywane do konkretnych serwerów, procesorów lub zadań, co jest szczególnie istotne w dużych klastrach AI i środowiskach chmurowych.

Najważniejsze elementy architektury

Microchip Switchtec Gen 6 PCIe

Przełącznik Microchip, produkowany w technologii 3 nm, pełni funkcję centralnego elementu infrastruktury PCIe. Według firmy obsługuje dużą liczbę linii, zaawansowane izolowanie błędów oraz multicast, czyli dystrybucję danych z jednego źródła do wielu odbiorców .

Istotnym elementem jest także sprzętowy root of trust — mechanizm budowania zaufania do urządzenia już na poziomie sprzętu. Przełącznik wykorzystuje ponadto kryptografię odporną na zagrożenia postkwantowe, zgodną ze standardami CNSA 2.0. Może to mieć znaczenie w chmurach wymagających podwyższonego poziomu bezpieczeństwa oraz w zastosowaniach rządowych .

Micron 9650 NVMe PCIe Gen 6

Micron 9650 osiągnął masową produkcję w lutym 2026 r. i został przedstawiony jako pierwszy komercyjny serwerowy SSD PCIe 6.0 . Według oficjalnych danych producenta jego maksymalne parametry wyglądają następująco :

Nośnik korzysta z pionowo zintegrowanej pamięci NAND G9 firmy Micron — 9. generacji, wykonanej w technologii TLC i obejmującej 276 warstw — oraz z autorskiego kontrolera PCIe Gen 6 opracowanego przez producenta . Jest dostępny w formatach E1.S i E3.S. Wariant E1.S może być chłodzony cieczą, co ułatwia stosowanie go w gęsto upakowanych serwerach .

Micron deklaruje również poprawę efektywności energetycznej. W przypadku odczytu sekwencyjnego wydajność na wat ma być o 100% wyższa niż w dyskach Gen 5 i wynosić 1120 MB/s na wat .

PCIe 6.0 — 64 GT/s na linię

Standard PCIe 6.0 podwaja szybkość transmisji względem PCIe 5.0, osiągając 64 GT/s na linię. Taka przepustowość ma odpowiadać na potrzeby trenowania dużych modeli AI, analityki w czasie rzeczywistym oraz baz danych wymagających krótkich opóźnień .

PCIe 6.0 wykorzystuje sygnalizację PAM4, która pozwala przesyłać więcej informacji w jednym cyklu, ale jest bardziej podatna na zakłócenia niż wcześniejsze rozwiązania. Dlatego standard korzysta również z niskoopóźnieniowej korekcji błędów FEC, pomagającej utrzymać integralność sygnału przy wyższych prędkościach.

Dlaczego ta demonstracja jest istotna?

Centra danych AI potrzebują nie tylko coraz mocniejszych GPU. Akceleratory muszą być stale zasilane danymi, a wolniejsza pamięć masowa może stać się wąskim gardłem całego systemu. Pokaz Microchipu i Microna miał udowodnić, że przejście na PCIe Gen 6 może obejmować nie tylko dysk SSD, lecz także warstwę połączeń między serwerem a pamięcią masową.

Ważny jest też fakt, że Micron 9650 jest już produkowany na masową skalę. Daje to firmie przewagę pierwszego dostawcy na rynku serwerowych SSD PCIe Gen 6 . Jednocześnie podczas FMS 2026 firma Kioxia po raz pierwszy publicznie zaprezentowała dysk CM10 PCIe 6.0, oparty na 332-warstwowej pamięci BiCS10 NAND i wyposażony w chłodzenie cieczą z płytą chłodzącą . To sygnał, że konkurencja w tym segmencie zaczyna przyspieszać.

Konferencja obejmowała również dyskusje o warstwowaniu pamięci dla AI oraz roli chłodzonych cieczą dysków PCIe 6.0 w kolejnej generacji centrów danych . Na stoisku Microchipu, oznaczonym numerem 415, odbywały się sesje dotyczące optymalizacji korekcji błędów SSD dla obciążeń AI oraz skalowania obliczeń analogowych typu compute-in-memory .

Znaczenie biznesowe dla Microchipu i Microna

Mniejsze ryzyko wdrożenia

Dla operatorów dużych centrów danych gotowa i sprawdzona interoperacyjność może być równie ważna jak maksymalne parametry pojedynczego produktu. Wspólna demonstracja pokazuje działający zestaw dwóch kluczowych elementów, a tym samym może ograniczyć ryzyko integracji po stronie dostawców chmurowych i operatorów klastrów AI.

Jak podkreślił przedstawiciel Microchipu, poprawa wydajności centrum danych „nie jest problemem, który można rozwiązać za pomocą pojedynczego komponentu” . Współpraca ma więc być prezentowana jako oferta całego ekosystemu, a nie tylko połączenie przełącznika z dyskiem.

Nowy cykl produktowy

Micron kieruje model 9650 przede wszystkim do dostawców usług chmurowych oraz dużych operatorów centrów danych AI — segmentu, w którym liczą się duże wolumeny i wysoka wydajność . Dla Microchipu przełączniki Switchtec Gen 6 otwierają nowy cykl produktowy w infrastrukturze centrów danych, z pozycjonowaniem opartym na technologii 3 nm.

Micron pokazywał model 9650 już wcześniej, podczas targów COMPUTEX 2026, jako część szerszej oferty pamięci i pamięci masowej zoptymalizowanej pod kątem AI .

Wyścig z konkurencją

Micron ma przewagę czasową nad konkurentami, takimi jak Kioxia, w segmencie dysków PCIe Gen 6. Z kolei Microchip konkuruje z Broadcomem i innymi producentami przełączników PCIe . Obsługa multicast oraz zabezpieczenia postkwantowe zgodne z CNSA 2.0 mają wyróżniać rozwiązanie Microchipu w zastosowaniach, w których bezpieczeństwo infrastruktury jest szczególnie ważne .

Na ogłoszenie zareagował również rynek kapitałowy: w dniu publikacji informacji wzrosły akcje Microchip Technology (MCHP) i Micron Technology (MU), co odczytano jako wyraz optymizmu wobec cyklu modernizacji PCIe Gen 6 oraz dalszej rozbudowy centrów danych AI .