Axera M9: M97 z 720 TOPS i M95 z 360 TOPS dla systemów ADAS

Axera zaprezentowała rodzinę M9 — dwa 5-nanometrowe, motoryzacyjne układy SoC dla systemów wspomagania kierowcy (ADAS). Flagowy M97 (M9x-720T) ma oferować ekwiwalent 720 TOPS mocy AI, a pozycjonowany dla szerszego rynku M95 (M9x-360T) — 360 TOPS. Formalna premiera odbyła się 8 września, natomiast publikacje z 15 września podsumowywały jej znaczenie i pozycjonowanie produktów. 1121

Najważniejszym założeniem jest przenośność oprogramowania. Według Axery oba układy korzystają ze wspólnej architektury, narzędzi programistycznych i zasobów software’owych. Producent samochodu lub dostawca Tier 1 — czyli bezpośredni dostawca systemów dla fabryki auta — ma dzięki temu skalować aplikację wspomagania jazdy między klasami wydajności bez tworzenia jej od podstaw. 11

M97 i M95: na czym polega różnica?

Specyfikacja	M97	M95
Proces technologiczny	5 nm, klasa motoryzacyjna	5 nm, klasa motoryzacyjna
Deklarowana ekwiwalentna moc AI	720 TOPS	360 TOPS
CPU	16 rdzeni Arm Cortex-A78AE	10 rdzeni Arm Cortex-A78AE
Ekwiwalentna przepustowość pamięci	460 GB/s	260 GB/s
Konfiguracje pamięci	36 / 48 / 64 / 96 GB	12 / 18 / 24 GB
Wejście ISP	do 16 kamer; 4,5 gigapiksela/s	do 14 kamer; 2,6 gigapiksela/s

M97 ma trafić do flagowych platform samochodowych, obsługujących m.in. miejskie NOA (Navigate on Autopilot — automatyczne prowadzenie po wyznaczonej trasie pod nadzorem kierowcy), obciążenia typu VLA i modele świata, a także połączone przetwarzanie danych dla kokpitu i systemów jazdy. M95 pozycjonowany jest jako układ dla bardziej wrażliwego cenowo, masowego rynku jednolitych systemów jazdy end-to-end. 721

Oba układy mają spełniać motoryzacyjne wymagania AEC-Q100. Producent deklaruje też zintegrowaną wyspę bezpieczeństwa ASIL-D działającą w trybie lockstep oraz ogólną klasę ASIL-B. Wspierane są również redundantne konfiguracje z dwoma chipami. 47

Co Axera umieściła w platformie M9?

Konstrukcje M9 łączą trzy autorskie bloki przetwarzające: NPU do wnioskowania AI, ISP do obróbki obrazu z kamer oraz CVA — akcelerator widzenia komputerowego przeznaczony do zadań wstępnych i pracy z czujnikami.

NPU: elastyczność modeli i mniej przenoszenia danych

Axera podaje, że jej NPU ma wielordzeniową i wieloklastrową architekturę projektowaną z myślą o bezpieczeństwie funkcjonalnym w motoryzacji. Obsługuje formaty FP4, INT8, FP8 i BF16, a transfer CPU–NPU w trybie sprzętowego „zero copy” ma ograniczać przenoszenie danych. Firma deklaruje również, że jej zestaw narzędzi może skrócić dostosowanie algorytmów z miesięcy do tygodni. 2122

Są to deklaracje produktowe, a nie wyniki niezależnego, ustandaryzowanego benchmarku. W praktyce są istotne, ponieważ duże modele percepcji i planowania mogą być ograniczane nie tylko przez liczbę TOPS, lecz także przez przepływ danych w pamięci i nakład pracy konieczny do integracji.

ISP: dwa wyjścia z jednego strumienia kamery

ISP wykorzystuje podejście z dwoma torami. Jeden, dla widzenia maszynowego, ma być zoptymalizowany pod percepcję AI; drugi, dla obrazu oglądanego przez człowieka, pod jakość wyświetlania. Dla M97 Axera deklaruje opóźnienie ISP poniżej 10 ms, obsługę do 16 kamer oraz przepustowość 4,5 gigapiksela na sekundę. 2122

CVA: odciążenie CPU i NPU

CVA ma przejmować m.in. wstępne przetwarzanie obrazu, operatory widzenia komputerowego, obróbkę chmur punktów z lidarów oraz synchronizację czasową wielu czujników. Celem jest ograniczenie wykorzystania CPU i NPU przez te zadania, aby większa część zasobów NPU pozostała dostępna dla wnioskowania AI. 11

Dwa chipy i deklarowana wydajność

Axera pozycjonuje M9 zarówno do redundantnych konstrukcji dwuchipowych, jak i do płyt łączących funkcje kokpitu i jazdy. Według firmy konfiguracja z dwoma M97 może osiągać około 1440 TOPS, a dwa M95 — 720 TOPS. 11

Firma podaje też, że systemy M9 przekraczają „poziom branżowy” liczby klatek na sekundę ponad 1,5 raza. W przypadku M95 wydajność end-to-end ma być ponad dwukrotnie wyższa od średniej branżowej, dla M97 wydajność modeli VLA ponad 1,5 raza wyższa, a opóźnienie toru ISP około 70% niższe. 1819

Te porównania wymagają ostrożności. Dostępne publikacje przypisują je testom wewnętrznym Axery i nie wskazują niezależnych benchmarków ADAS, które porównywałyby identyczne modele, zestawy czujników, stosy oprogramowania i warunki działania.

Strategia „otwartej bazy obliczeniowej”

Axera deklaruje, że pozostanie dostawcą bazy obliczeniowej, zamiast rozwijać wyższe warstwy algorytmów inteligentnej jazdy, które mogłyby konkurować z producentami aut i dostawcami Tier 1. W założeniu pozostawia to klientom kontrolę nad algorytmami i całym stosem systemu jazdy wdrażanym na sprzęcie M9. 8

Firma podała również, że do sierpnia 2026 r. jej skumulowane globalne dostawy chipów dla inteligentnej jazdy przekroczyły 1,6 mln sztuk, a wcześniejsza rodzina M5 była już stosowana w seryjnej produkcji samochodów. 8

Gotowość produktu: próbki i ocena przez producentów, nie szerokie wdrożenie

M97 uruchomiono po otrzymaniu wafli w lutym 2026 r., a próbki inżynieryjne dostarczono w pierwszej połowie roku. W dokumencie złożonym na giełdzie w Hongkongu Axera podała, że kilku czołowych producentów samochodów formalnie rozpoczęło ocenę i wybór rozwiązania. M95 uruchomiono w lipcu 2026 r. 5

To ważny etap rozwoju, ale nie jest potwierdzeniem szerokiego wdrożenia M97 w samochodach. Dla nabywców i inwestorów kolejnymi istotnymi sygnałami będą nazwane kontrakty produkcyjne, harmonogramy seryjnych wdrożeń oraz porównywalne, niezależne wyniki w realnych warunkach — nie tylko szczytowe wartości TOPS i wewnętrzne deklaracje dotyczące liczby klatek na sekundę.