AMD MI455X i Helios: tak ma wyglądać pełna infrastruktura AI w skali szafy

AMD wykorzystało konferencję Hot Chips 2026, aby przedstawić szerszą wizję niż samo hasło „szybszy GPU”. Generacja MI400 ma być krzemowym fundamentem infrastruktury AI budowanej w skali całej szafy. Jej najważniejszym elementem jest akcelerator MI455X, ale platforma obejmuje także serwerowe procesory EPYC, układy sieciowe Pensando, szybkie interkonekty i oprogramowanie ROCm zaprojektowane jako spójny system. 467

To ważne przesunięcie akcentu. W dużych wdrożeniach AI ograniczeniem nie jest wyłącznie moc obliczeniowa akceleratora. Równie istotne są pojemność pamięci, szybkość przesyłania danych, komunikacja między układami w obrębie systemu, sieć łącząca serwery oraz możliwość przenoszenia oprogramowania między platformami.

MI455X: akcelerator chipletowy dla obciążeń AI

MI455X to flagowy akcelerator AMD z piątej generacji rodziny CDNA. Firma opisuje go jako konstrukcję chipletową, która łączy osiem obliczeniowych układów TSMC N2 z układami fabric, pamięci podręcznej i I/O wykonanymi w technologii N3P. Wszystkie elementy są integrowane z wykorzystaniem zaawansowanego pakowania CoWoS-L. 27

Akcelerator ma 256 procesorów grup roboczych i obsługuje natywne wykonywanie Wave32. AMD podkreśla również zastosowanie silnika funkcji transcendentnych o niższych opóźnieniach. Zmiana ta ma usprawniać operacje wykorzystywane podczas trenowania modeli, wnioskowania oraz dostrajania.

Jednym z najważniejszych wyróżników MI455X jest pamięć. Dwanaście stosów HBM4 zapewnia łącznie 432 GB pojemności i deklarowaną przepustowość 23,3 TB/s na akcelerator. 257 AMD podaje szczytową wydajność na poziomie 40,26 petaflopa dla formatu MXFP4 oraz po 20,13 petaflopa dla MXFP6 i MXFP8. Są to jednak teoretyczne wartości szczytowe dotyczące określonych formatów liczbowych, a nie niezależne wyniki uzyskiwane w konkretnych aplikacjach.

Helios sprawia, że jednostką wdrożeniową staje się cała szafa

Strategia Helios wyprowadza MI455X poza tradycyjne ramy „pojedynczego akceleratora”. Planowany system bazujący na standardzie Open Rack Wide ma łączyć 72 układy MI455X w jednej konfiguracji rack-scale, czyli zaprojektowanej od początku z myślą o skali całej szafy. Według deklaracji AMD i opisów systemu Helios ma to dać do 2,9 eksaflopa wydajności FP4 oraz około 31 TB łącznej pamięci HBM4. 1347

Dane dotyczące przepustowości pamięci wymagają jednak ostrożnej interpretacji. W relacji ServeTheHome z Hot Chips podano około 1,7 PB/s łącznej przepustowości HBM4, wyliczonej na podstawie nowszej wartości 23,3 TB/s na GPU. 7 We wcześniejszych materiałach z targów CES pojawiała się wartość 1,4 PB/s dla tej samej koncepcji Helios z 72 akceleratorami. 4910 Różnica może wynikać ze zmiany specyfikacji, innej metody pomiaru albo odmiennego sposobu opisu systemu. Bez dodatkowych wyjaśnień nie należy traktować tych wartości jako bezpośrednio porównywalnych wyników benchmarków.

AMD podaje również 260 TB/s przepustowości komunikacji scale-up w domenie obejmującej 72 GPU. 47 Celem jest utrzymanie sprawnej wymiany danych między dużą pulą akceleratorów podczas trenowania i wnioskowania dla najbardziej wymagających modeli, zamiast traktowania każdego GPU jako odizolowanego urządzenia.

Co znajduje się w tacy obliczeniowej Helios?

Architektura systemu opiera się na trzech współprojektowanych blokach krzemowych:

• MI455X – główny komponent obliczeniowy AI z pamięcią HBM4.
• Procesor serwerowy EPYC „Venice” – układ z serii 9006, wykorzystujący platformę SP7; w materiałach z Hot Chips opisywana jest konfiguracja 96-rdzeniowa. 46
• Pensando Vulcano AI NIC – układ sieciowy odpowiadający za komunikację scale-out i przesyłanie danych. 6

Taca obliczeniowa łączy cztery moduły MI455X z procesorem EPYC oraz może zawierać do trzech układów sieciowych Pensando Vulcano 800 AI NIC. 46 Interkonekt UALoE spina komponenty wewnątrz szerszej platformy, a warstwa sieciowa pozwala połączyć szafę z resztą centrum danych.

Taki układ dobrze pokazuje pełnosystemowe podejście AMD. Procesory obsługują zadania hosta i orkiestrację, GPU dostarczają dużej gęstości mocy obliczeniowej, a dedykowane układy sieciowe pomagają przenosić dane bez obciążania akceleratorów całą komunikacją.

ROCm ma być przeciwwagą dla CUDA

Sam sprzęt nie wystarczy, aby stworzyć konkurencyjną platformę AI. Dlatego AMD przedstawia ROCm jako podstawę programową rodziny MI400 i systemu Helios. Firma opisuje ROCm jako otwarty, oparty na oprogramowaniu AMD stos przeznaczony dla zastosowań hyperscale AI, obliczeń wysokiej wydajności, badań oraz wdrożeń suwerennych. 1

Strategicznym celem jest zaoferowanie klientom alternatywy dla stosu GPU zależnego od CUDA. Nie oznacza to jednak, że zgodność programowa pojawia się automatycznie. Rzeczywista adopcja zależy od obsługi frameworków, zoptymalizowanych kerneli, narzędzi dla programistów, bibliotek oraz wydajności w konkretnych obciążeniach. Przekaz AMD jest mimo to jasny: ROCm ma być elementem decyzji o wyborze całej platformy, a nie dodatkiem rozważanym dopiero po zakupie sprzętu. 17

Strategia AMD wykracza poza same GPU

Przekaz z Hot Chips wpisuje się w szerszą strategię produktową AMD obejmującą procesory, GPU, układy sieciowe, adaptacyjne SoC i FPGA. Firma przedstawia je jako klocki infrastruktury dla AI w centrach danych, tzw. physical AI, przetwarzania brzegowego oraz systemów o znaczeniu krytycznym, a nie jako całkowicie odrębne kategorie produktów. 11214

Przykładem części tej strategii niezwiązanej bezpośrednio z GPU jest rodzina adaptacyjnych układów SoC Versal Premium Gen 2 Memory-on-Package. Urządzenia integrują w jednym pakiecie do 32 GB pamięci LPDDR5X i zapewniają przepustowość do 288 GB/s. Według AMD konstrukcja może zmniejszyć powierzchnię zajmowaną na płytce nawet o 60 proc. w porównaniu z rozwiązaniami wykorzystującymi pamięć zewnętrzną. 3237

Układy zawierają również sprzętową obsługę CXL 3.1 i PCIe 6.0, a także funkcje bezpieczeństwa, takie jak PCIe Integrity and Data Encryption, szyfrowanie pamięci w locie oraz ECC. Materiały z Hot Chips opisują ponadto plan rozwoju obejmujący możliwości PCIe Gen 7 i kryptografię postkwantową. 373943

Produkty te nie zastępują MI455X. Pokazują raczej, jak AMD próbuje objąć różne poziomy infrastruktury: gęste obliczenia akceleratorowe dla dużych systemów AI, uniwersalną moc procesorów, programowalną logikę i przetwarzanie adaptacyjne dla wyspecjalizowanych lub brzegowych zastosowań, a także układy sieciowe i zabezpieczenia służące do przesyłania oraz ochrony danych.

Co naprawdę wynika z prezentacji Hot Chips?

Najważniejszy wniosek ma charakter architektoniczny, a nie liczbowy. AMD przekonuje, że efektywną jednostką infrastruktury AI staje się coraz częściej połączona szafa, a nie pojedynczy GPU.

MI455X zapewnia gęstość obliczeń i dużą pojemność HBM4. Helios dodaje interkonekt na poziomie szafy, procesory hosta oraz sieć. ROCm ma dostarczyć warstwę programową, która pozwoli praktycznie wdrażać system w różnych środowiskach klientów. Szersze portfolio procesorów, FPGA, adaptacyjnych SoC i układów sieciowych daje AMD więcej sposobów uczestniczenia w tej samej rozbudowie infrastruktury.

AMD zakłada rozpoczęcie masowych wdrożeń MI455X i Helios w drugiej połowie 2026 roku. 315 Do czasu dostarczenia systemów i publikacji niezależnych testów rzeczywistych obciążeń najbardziej ostrożna ocena jest następująca: AMD zaprezentowało ambitną specyfikację platformy oraz plan rozwoju, ale nie dowód, że Helios będzie szybszy od konkurencyjnych systemów we wszystkich praktycznych zastosowaniach.