Co wyróżnia proces TSMC A16?

A16 łączy dwa elementy strategii TSMC dotyczącej najbardziej zaawansowanych układów:

• Tranzystory nanosheet: proces rozwija technologię tranzystorów typu gate-all-around, wprowadzoną przez TSMC wraz z rodziną 2 nm.
• Super Power Rail: to firmowa nazwa sieci zasilania prowadzonej po tylnej stronie wafla. Zamiast umieszczać ścieżki zasilające w tej samej przestrzeni po przedniej stronie, która służy także do prowadzenia sygnałów, część dystrybucji energii zostaje przeniesiona za krzem.

W praktyce takie rozdzielenie ma ograniczyć zatłoczenie połączeń. W procesorach AI i układach do obliczeń wysokiej wydajności gęsta sieć zasilania konkuruje o miejsce z rozbudowanymi połączeniami sygnałowymi. Tylne zasilanie może więc pozostawić projektantom więcej przestrzeni na interkonekty i poprawić dostarczanie energii do najbardziej wymagających obszarów logiki.

To ważne rozróżnienie: korzyść z A16 nie wynika wyłącznie ze zmniejszenia wymiarów tranzystorów. Chodzi także o zmianę organizacji sieci zasilania i komunikacji wewnątrz układu.

Jakie zyski A16 ma przynieść względem N2P?

W porównaniu z ulepszonym procesem 2 nm N2P raportowane cele technologii A16 to:

• 8–10% wyższa szybkość przy tym samym poborze mocy;
• 15–20% niższe zużycie energii przy tej samej szybkości;
• 8–10% większa gęstość układu, obejmująca logikę i pamięć SRAM.

Nie oznacza to, że każdy procesor wykonany w A16 będzie automatycznie o 10% szybszy albo zużyje o 20% mniej energii. Są to porównania platform procesowych przeprowadzone w określonych warunkach. Końcowy wynik zależy między innymi od architektury układu, bibliotek projektowych, reguł projektowych, napięcia, chłodzenia, obudowy i rodzaju obciążenia.

Podobnie deklarowana gęstość nie oznacza, że każdy gotowy procesor będzie dokładnie o 8–10% mniejszy. Projektanci mogą wykorzystać dodatkową przestrzeń na większą liczbę jednostek obliczeniowych, większe pamięci podręczne, dodatkowe interfejsy albo zmniejszenie powierzchni krzemu. Ostateczny wybór będzie zależał od priorytetów danego produktu.

Dlaczego A16 celuje w sztuczną inteligencję?

Najważniejszym odbiorcą A16 mają być układy wysokowydajne, przede wszystkim akceleratory AI oraz procesory centrów danych. Takie konstrukcje stawiają wyjątkowo wysokie wymagania sieciom zasilającym, przepustowości połączeń i zarządzaniu temperaturą.

Samo zwiększenie gęstości tranzystorów nie zawsze wystarcza. Jeśli zasilanie i komunikacja pozostają wąskim gardłem, potencjalny wzrost wydajności może nie przełożyć się na cały system. SPR odpowiada właśnie na ten problem.

W zależności od projektu dodatkowy potencjał A16 można przeznaczyć na wyższą wydajność, niższe zużycie energii albo większą funkcjonalność przy podobnej powierzchni układu. W centrach danych wszystkie te warianty mają znaczenie, ponieważ ograniczeniem nie jest wyłącznie moc obliczeniowa. Równie istotne są rachunki za energię, chłodzenie i możliwość przesyłania danych między układami w jednym pakiecie.

A16 jako pomost do procesu A14

Mapa drogowa TSMC umieszcza A16 między generacją N2/N2P a procesem A14 klasy 1,4 nm. Według informacji dotyczących planów firmy i jej komentarzy wynikających z publikacji wyników finansowych, A14 ma wejść do produkcji masowej w 2028 roku.

A16 pełni więc konkretną funkcję strategiczną. Ma wprowadzić tylne zasilanie do wymagających zastosowań wcześniej, zanim TSMC przejdzie do kolejnej dużej generacji procesu. Jest nie tylko nowym węzłem technologicznym, ale także pomostem: rozwija platformę nanosheet, a jednocześnie dodaje zmianę szczególnie istotną dla dużych układów AI i ich zasilania.

W 2026 roku pojawiały się niespójne informacje dotyczące harmonogramu A16. Część publikacji sugerowała możliwe opóźnienie, natomiast późniejsze doniesienia i materiały techniczne nadal wskazywały na drugą połowę lub IV kwartał 2026 roku. Najostrożniejszy wniosek brzmi: IV kwartał 2026 pozostaje raportowanym celem, ale nie jest jeszcze gwarancją komercyjnej produkcji na dużą skalę.

TSMC kontra Samsung i Intel

Samsung Foundry miał przesunąć termin produkcji masowej procesu SF1.4 z wcześniejszego celu na 2027 rok do 2029 roku. Firma koncentruje się na dopracowaniu rodziny 2 nm, poprawie uzysku oraz stabilności produkcji. Taki harmonogram daje TSMC więcej czasu na uruchomienie A16 i rozwój A14, zanim konkurencyjny proces Samsunga klasy 1,4 nm trafi do masowej produkcji.

Intel pozostaje ważnym rywalem dzięki procesowi 18A i planowanemu 14A. Firma również rozwija technologie tylnego zasilania, dlatego konkurencja nie ogranicza się do samego oznaczenia procesu.

Trzeba jednak zachować ostrożność przy porównywaniu nazw takich jak „1,6 nm”, „1,4 nm” czy „18A”. Oznaczenia węzłów nie są bezpośrednio porównywalne między producentami. O przewadze decydują przede wszystkim uzysk produkcyjny, biblioteki projektowe, kwalifikacja przez klientów, koszty, technologia pakowania oraz rzeczywista wydajność gotowego układu.

Harmonogram A16 poprawia pozycję TSMC, ale sam w sobie nie dowodzi, że firma jest pod każdym względem technicznie lub komercyjnie przed Intelem. Ostatecznym sprawdzianem będzie to, czy klienci zdołają wykorzystać deklaracje procesu w produktach o wysokim uzysku i produkowanych w użytecznej skali.

Inwestycja o wartości 29,4 mld dolarów

Szersze plany zwiększania mocy produkcyjnych są ważną częścią historii A16. Według doniesień zarząd TSMC zatwierdził inwestycję w wysokości około 29,4425 mld dolarów na rozwój zaawansowanych procesów i pakowania, modernizację procesów dojrzałych i specjalistycznych oraz budowę nowych zakładów.

Nie należy jednak traktować tej kwoty jako kosztu samego procesu A16. Obejmuje ona szerszy program infrastrukturalny, który ma wspierać wiele generacji procesowych i technologii pakowania. Szczegółowa kwota powinna być rozpatrywana ostrożnie, ponieważ opiera się na doniesieniach medialnych, a nie na jednym jasno wskazanym dokumencie pierwotnym.

Niezależnie od tego raporty mówią o podniesieniu planowanych nakładów inwestycyjnych TSMC na 2026 rok do 60–64 mld dolarów. Ta suma również dotyczy całej działalności produkcyjnej i infrastrukturalnej firmy, a nie wyłącznie A16.

CoWoS może być równie ważne jak sam proces

W przypadku układów AI wyprodukowanie zaawansowanego rdzenia logicznego to dopiero połowa zadania. Gotowy procesor potrzebuje jeszcze pamięci HBM o wysokiej przepustowości, podłoży, interposerów, montażu i testów. Z tego powodu zdolności zaawansowanego pakowania mogą ograniczać dostawy równie mocno jak produkcja wafli.

Według doniesień zapotrzebowanie na technologię CoWoS firmy TSMC utrzymuje jej moce produkcyjne w stanie pełnego obłożenia. CoWoS, czyli „chip-on-wafer-on-substrate”, pozwala łączyć duże układy obliczeniowe z pamięcią HBM w jednym zaawansowanym pakiecie.

Raporty branżowe wskazują, że część prac związanych z tylnym etapem pakowania dla wspólnych klientów mogła trafić do zakładów Intela w Malezji. Byłaby to ograniczona reakcja łańcucha dostaw na brak mocy, a nie dowód na szerokie przekazanie Intelowi podstawowej technologii CoWoS lub głównej bazy produkcyjnej TSMC.

To pokazuje, dlaczego sama przewaga w procesie technologicznym nie przesądza o tym, jak szybko sprzęt AI trafi do klientów. Nawet zaawansowany wafelek może utknąć z powodu braku pakowania, pamięci HBM, podłoży albo mocy testowych. TSMC ma również rozwijać rozwiązanie przypominające technologię EMIB Intela, odpowiadając na tę samą presję popytową.

Era specjalizacji i „koopetycji”

A16 dobrze pokazuje szerszą zmianę w branży półprzewodników. Systemy AI coraz częściej zależą od skoordynowanej pracy odlewni, dostawców pamięci, producentów podłoży, firm zajmujących się pakowaniem oraz zakładów zlokalizowanych w różnych regionach świata.

Tworzy to przestrzeń zarówno dla konkurencji, jak i specjalizacji. TSMC pozostaje kluczowym dostawcą zaawansowanej logiki i technologii CoWoS, Intel konkuruje w dziedzinie procesów i może oferować alternatywne moce pakowania, a Malezja i Tajwan mogą obsługiwać różne etapy produkcji końcowej.

Doniesienia o przekazywaniu części prac między rywalami nie oznaczają więc końca konkurencji. Pokazują raczej, że popyt na sprzęt AI sprawił, iż dostęp do całego ekosystemu produkcyjnego stał się równie ważny jak sama technologia tranzystorów.

Dla klientów A16 najważniejsze pytanie nie brzmi już wyłącznie: „Kto ma najmniejszy ogłoszony proces?”. Ważniejsze jest to, czy producent potrafi dostarczyć zakwalifikowane wafle, odpowiednie narzędzia projektowe, stabilny uzysk oraz wystarczające moce zaawansowanego pakowania, by wysyłać kompletne systemy AI na dużą skalę.

Co wyróżnia proces TSMC A16?

A16 łączy dwa elementy strategii TSMC dotyczącej najbardziej zaawansowanych układów:

• Tranzystory nanosheet: proces rozwija technologię tranzystorów typu gate-all-around, wprowadzoną przez TSMC wraz z rodziną 2 nm.
• Super Power Rail: to firmowa nazwa sieci zasilania prowadzonej po tylnej stronie wafla. Zamiast umieszczać ścieżki zasilające w tej samej przestrzeni po przedniej stronie, która służy także do prowadzenia sygnałów, część dystrybucji energii zostaje przeniesiona za krzem.

W praktyce takie rozdzielenie ma ograniczyć zatłoczenie połączeń. W procesorach AI i układach do obliczeń wysokiej wydajności gęsta sieć zasilania konkuruje o miejsce z rozbudowanymi połączeniami sygnałowymi. Tylne zasilanie może więc pozostawić projektantom więcej przestrzeni na interkonekty i poprawić dostarczanie energii do najbardziej wymagających obszarów logiki.

To ważne rozróżnienie: korzyść z A16 nie wynika wyłącznie ze zmniejszenia wymiarów tranzystorów. Chodzi także o zmianę organizacji sieci zasilania i komunikacji wewnątrz układu.

Jakie zyski A16 ma przynieść względem N2P?

W porównaniu z ulepszonym procesem 2 nm N2P raportowane cele technologii A16 to:

• 8–10% wyższa szybkość przy tym samym poborze mocy;
• 15–20% niższe zużycie energii przy tej samej szybkości;
• 8–10% większa gęstość układu, obejmująca logikę i pamięć SRAM.

Nie oznacza to, że każdy procesor wykonany w A16 będzie automatycznie o 10% szybszy albo zużyje o 20% mniej energii. Są to porównania platform procesowych przeprowadzone w określonych warunkach. Końcowy wynik zależy między innymi od architektury układu, bibliotek projektowych, reguł projektowych, napięcia, chłodzenia, obudowy i rodzaju obciążenia.

Podobnie deklarowana gęstość nie oznacza, że każdy gotowy procesor będzie dokładnie o 8–10% mniejszy. Projektanci mogą wykorzystać dodatkową przestrzeń na większą liczbę jednostek obliczeniowych, większe pamięci podręczne, dodatkowe interfejsy albo zmniejszenie powierzchni krzemu. Ostateczny wybór będzie zależał od priorytetów danego produktu.

Dlaczego A16 celuje w sztuczną inteligencję?

Najważniejszym odbiorcą A16 mają być układy wysokowydajne, przede wszystkim akceleratory AI oraz procesory centrów danych. Takie konstrukcje stawiają wyjątkowo wysokie wymagania sieciom zasilającym, przepustowości połączeń i zarządzaniu temperaturą.

Samo zwiększenie gęstości tranzystorów nie zawsze wystarcza. Jeśli zasilanie i komunikacja pozostają wąskim gardłem, potencjalny wzrost wydajności może nie przełożyć się na cały system. SPR odpowiada właśnie na ten problem.

W zależności od projektu dodatkowy potencjał A16 można przeznaczyć na wyższą wydajność, niższe zużycie energii albo większą funkcjonalność przy podobnej powierzchni układu. W centrach danych wszystkie te warianty mają znaczenie, ponieważ ograniczeniem nie jest wyłącznie moc obliczeniowa. Równie istotne są rachunki za energię, chłodzenie i możliwość przesyłania danych między układami w jednym pakiecie.

A16 jako pomost do procesu A14

Mapa drogowa TSMC umieszcza A16 między generacją N2/N2P a procesem A14 klasy 1,4 nm. Według informacji dotyczących planów firmy i jej komentarzy wynikających z publikacji wyników finansowych, A14 ma wejść do produkcji masowej w 2028 roku.

A16 pełni więc konkretną funkcję strategiczną. Ma wprowadzić tylne zasilanie do wymagających zastosowań wcześniej, zanim TSMC przejdzie do kolejnej dużej generacji procesu. Jest nie tylko nowym węzłem technologicznym, ale także pomostem: rozwija platformę nanosheet, a jednocześnie dodaje zmianę szczególnie istotną dla dużych układów AI i ich zasilania.

W 2026 roku pojawiały się niespójne informacje dotyczące harmonogramu A16. Część publikacji sugerowała możliwe opóźnienie, natomiast późniejsze doniesienia i materiały techniczne nadal wskazywały na drugą połowę lub IV kwartał 2026 roku. Najostrożniejszy wniosek brzmi: IV kwartał 2026 pozostaje raportowanym celem, ale nie jest jeszcze gwarancją komercyjnej produkcji na dużą skalę.

TSMC kontra Samsung i Intel

Samsung Foundry miał przesunąć termin produkcji masowej procesu SF1.4 z wcześniejszego celu na 2027 rok do 2029 roku. Firma koncentruje się na dopracowaniu rodziny 2 nm, poprawie uzysku oraz stabilności produkcji. Taki harmonogram daje TSMC więcej czasu na uruchomienie A16 i rozwój A14, zanim konkurencyjny proces Samsunga klasy 1,4 nm trafi do masowej produkcji.

Intel pozostaje ważnym rywalem dzięki procesowi 18A i planowanemu 14A. Firma również rozwija technologie tylnego zasilania, dlatego konkurencja nie ogranicza się do samego oznaczenia procesu.

Trzeba jednak zachować ostrożność przy porównywaniu nazw takich jak „1,6 nm”, „1,4 nm” czy „18A”. Oznaczenia węzłów nie są bezpośrednio porównywalne między producentami. O przewadze decydują przede wszystkim uzysk produkcyjny, biblioteki projektowe, kwalifikacja przez klientów, koszty, technologia pakowania oraz rzeczywista wydajność gotowego układu.

Harmonogram A16 poprawia pozycję TSMC, ale sam w sobie nie dowodzi, że firma jest pod każdym względem technicznie lub komercyjnie przed Intelem. Ostatecznym sprawdzianem będzie to, czy klienci zdołają wykorzystać deklaracje procesu w produktach o wysokim uzysku i produkowanych w użytecznej skali.

Inwestycja o wartości 29,4 mld dolarów

Szersze plany zwiększania mocy produkcyjnych są ważną częścią historii A16. Według doniesień zarząd TSMC zatwierdził inwestycję w wysokości około 29,4425 mld dolarów na rozwój zaawansowanych procesów i pakowania, modernizację procesów dojrzałych i specjalistycznych oraz budowę nowych zakładów.

Nie należy jednak traktować tej kwoty jako kosztu samego procesu A16. Obejmuje ona szerszy program infrastrukturalny, który ma wspierać wiele generacji procesowych i technologii pakowania. Szczegółowa kwota powinna być rozpatrywana ostrożnie, ponieważ opiera się na doniesieniach medialnych, a nie na jednym jasno wskazanym dokumencie pierwotnym.

Niezależnie od tego raporty mówią o podniesieniu planowanych nakładów inwestycyjnych TSMC na 2026 rok do 60–64 mld dolarów. Ta suma również dotyczy całej działalności produkcyjnej i infrastrukturalnej firmy, a nie wyłącznie A16.

CoWoS może być równie ważne jak sam proces

W przypadku układów AI wyprodukowanie zaawansowanego rdzenia logicznego to dopiero połowa zadania. Gotowy procesor potrzebuje jeszcze pamięci HBM o wysokiej przepustowości, podłoży, interposerów, montażu i testów. Z tego powodu zdolności zaawansowanego pakowania mogą ograniczać dostawy równie mocno jak produkcja wafli.

Według doniesień zapotrzebowanie na technologię CoWoS firmy TSMC utrzymuje jej moce produkcyjne w stanie pełnego obłożenia. CoWoS, czyli „chip-on-wafer-on-substrate”, pozwala łączyć duże układy obliczeniowe z pamięcią HBM w jednym zaawansowanym pakiecie.

Raporty branżowe wskazują, że część prac związanych z tylnym etapem pakowania dla wspólnych klientów mogła trafić do zakładów Intela w Malezji. Byłaby to ograniczona reakcja łańcucha dostaw na brak mocy, a nie dowód na szerokie przekazanie Intelowi podstawowej technologii CoWoS lub głównej bazy produkcyjnej TSMC.

To pokazuje, dlaczego sama przewaga w procesie technologicznym nie przesądza o tym, jak szybko sprzęt AI trafi do klientów. Nawet zaawansowany wafelek może utknąć z powodu braku pakowania, pamięci HBM, podłoży albo mocy testowych. TSMC ma również rozwijać rozwiązanie przypominające technologię EMIB Intela, odpowiadając na tę samą presję popytową.

Era specjalizacji i „koopetycji”

A16 dobrze pokazuje szerszą zmianę w branży półprzewodników. Systemy AI coraz częściej zależą od skoordynowanej pracy odlewni, dostawców pamięci, producentów podłoży, firm zajmujących się pakowaniem oraz zakładów zlokalizowanych w różnych regionach świata.

Tworzy to przestrzeń zarówno dla konkurencji, jak i specjalizacji. TSMC pozostaje kluczowym dostawcą zaawansowanej logiki i technologii CoWoS, Intel konkuruje w dziedzinie procesów i może oferować alternatywne moce pakowania, a Malezja i Tajwan mogą obsługiwać różne etapy produkcji końcowej.

Doniesienia o przekazywaniu części prac między rywalami nie oznaczają więc końca konkurencji. Pokazują raczej, że popyt na sprzęt AI sprawił, iż dostęp do całego ekosystemu produkcyjnego stał się równie ważny jak sama technologia tranzystorów.

Dla klientów A16 najważniejsze pytanie nie brzmi już wyłącznie: „Kto ma najmniejszy ogłoszony proces?”. Ważniejsze jest to, czy producent potrafi dostarczyć zakwalifikowane wafle, odpowiednie narzędzia projektowe, stabilny uzysk oraz wystarczające moce zaawansowanego pakowania, by wysyłać kompletne systemy AI na dużą skalę.